8x300 design guide - Al Kossow's Bitsavers - Trailing-Edge

LIST OF ILLUSTRATIONS
FIGURE
PAGE
1-1
1-2
8X300 Family ................................ 1-3
Typical System Block Design ••••••••.•••••••••••. 1-5
2-1
2-2
2-3
2-4
2-5
2-6
2-7
2-8
2-9
2-10
2-11
2-12
2-13
2-14
2-15
2-16
2-17
2-18
2-19
2-20
2-21
2-22
2-23
2-24
2-25
CPU Architecture and Pin Designations for
8X300 Microcontroller ••••.•..•••••..•..••.••••• 2-2
Decode and Control Inputs and Outputs •..•.••.••••• 2-3
ALU Data Inputs and Outputs ..••••.••••.•••••••• 2-5
Program Address Logic Data Flow •••.•.••...••••.• 2-7
Simple Control System .••••••••.••.•••.•.••••••• 2-9
Instruction Cycle ..••.••••••••••••••••••.••••• 2-10
Mask Function ••.••••••••••••••••••••••••••• 2-11
Shift and Merge Functions ••.•..••••••••••••••••• 2-12
Pulse Generator Clocking .•.••••••••.••••••••••• 2-15
TTL Clocking ................................ 2-15
8X300 Detailed Block Diagram ..••••••••••••••••• 2-17
8X300 Instruction Cycle Timing •.••••.•••••••••••• 2-18
Internal Timing Generator ••••.••••••••••••••••• 2-21
Internal Timing for 250 nS Instruction Cycle .••••••••• 2-21
--
8X300 Timing Relationships •••.••••••••••••••••• 2-22
LB/RB Enable Paths ••.••.•••.••••••.•••••••••. 2-24
HALT Timing ............................... 2-25
RESET Timing ............................... 2-26
Constraints of 8X300 Instruction Cycle Time ••••••••• 2-29
Elongated Posi ti ve Cycle Clock .••••••••••••••••• 2-36
Extended Microcode Select •..•.•••.••••••••••••• 2-37
Hardware Delay Generation ••.•.•••••••.••.•.•.•• 2-38
Hardware Delay Generation With Program
Storage Partitioning •••••••.•.•.•.•••••••••..•• 2-39
Fast I/O Select For Small Systems ••••••••••••••••• 2-40
Fast I/o Select For Large Systems ••••••••••••••••• 2-41
v