Développement de modèles pour l'évaluation des performances ...

Vtlin (mV)
DIBL (mV)
Vtlin (mV)
DIBL (mV)
Chapitre II: Modélisation analytique des caractéristiques statiques des différentes architectures CMOS.
On peut alors calculer la charge de déplétion effective pour un transistor double grille, en considérant que la
profondeur de déplétion est limitée par l’épaisseur du film de silicium t si :
( )
Eq. II-115
En réinjectant dans l’équation de tension de seuil canal long (Eq II-99) et par définition des paramètres DIBL et
SCE (Eq II-20 et II-24), on obtient :
( )
Eq. II-116
Eq. II-117
Pour valider ces expressions, nous avons effectué des simulations numériques 2D avec l’outil Synopsys
[Synopsys]. La Figure II-35 montre que les expressions II-116 et II-117 reproduisent bien les simulations
numériques, et que notre modèle est bien valide, pour deux valeurs d’EOT distinctes et trois valeurs d’épaisseur
de film de silicium t si en fonction de la longueur de grille.
tel-00820068, version 1 - 3 May 2013
350
300
250
200
150
EOT=0.4nm
Symboles: simulation
numérique 2D
Traits continus: Modèle
0 50 100
L (nm)
t si =5nm
t si =7nm
t si =10nm
a) b)
350
300
250
200
150
100
EOT=1nm
Symboles: simulation
numérique 2D
Traits continus: Modèle
0 50 100
L (nm)
t si =5nm
t si =7nm
t si =10nm
c) d)
Figure II-35 : (a,c) Tension de seuil en régime linéaire (V tlin extrait à V d=0.1V, donc image du paramètre SCE) et
(b,d) DIBL (V d=V dd=0.7V) en fonction de la longueur de grille pour des transistors double grille non dopés et
pour deux valeurs d’EOT.
150
100
50
0
350
300
250
200
150
100
50
0
Symboles: simulation numérique 2D
Traits continus: Modèle
t si =10nm
t si =7nm
t si =5nm
EOT=0.4nm
0 50 100
L (nm)
Symboles: simulation numérique 2D
Traits continus: Modèle
t si =10nm
t si =7nm
t si =5nm
EOT=1nm
0 50 100
L (nm)
97