Développement de modèles pour l'évaluation des performances ...

Chapitre III: Evaluation analytique des capacités parasites dans les structures CMOS.
tel-00820068, version 1 - 3 May 2013
Figure III-2 : Evolution de la capacité parasite totale et de la capacité grille intrinsèque d’un transistor en
fonction du nœud technologique, montrant que les capacités parasites vont dépasser la capacité grille autour
du nœud 20nm (graphe extrait de S. E. Thompson, Mater. today 2005)
III.A. Méthodologie
Pour modéliser ces capacités parasites, la première étape consiste à déterminer les méthodes de calcul à utiliser
dans chaque cas. On commence donc par représenter schématiquement les capacités parasites sur un transistor
sur substrat massif (d’après [Wei 11]) sur la Figure III-3.
contact
source
gate
drain
Figure III-3 : représentation des différentes capacités parasites sur un transistor sur substrat massif.
On peut alors constater qu’il existe deux types de capacités parasites :
La capacité formée par deux électrodes parallèles, comme la capacité entre la grille et le contact.
La capacité formée par deux électrodes perpendiculaires, comme la capacité entre le flan de grille et la
source ou le drain, à travers l’espaceur.
Les méthodes de calcul pour évaluer de manière précise ces deux types de capacités sont présentés dans les deux
paragraphes ci-dessous.
115