Développement de modèles pour l'évaluation des performances ...

Chapitre II: Modélisation analytique des caractéristiques statiques des différentes architectures CMOS.
Comme il est indiqué dans le paragraphe I.A.4, cette égalité se justifie en considérant que le régime d’inversion
débute lorsque la concentration en porteur majoritaire est égale à celle des minoritaires [Mathieu 04]. Dans le cas
d’un NMOS, c’est la densité d’électrons n e- qui sera égale au dopage canal N ch :
=
’où : Eq. II-2
Avec ϕ f potentiel de Fermi, n i concentration de porteur intrinsèque et kT/q la tension thermodynamique.
E c
V g
φ s
φf
E I
E F
E v
x=0
V g
N ch
x
φ s , E s
t ox
tel-00820068, version 1 - 3 May 2013
Grille Oxyde Silicium
x
V b
b)
a)
Figure II-2: (a) Diagramme de bandes d’énergie au seuil avec la représentation des différents potentiels et
polarisation. (b) Schéma et dimensions caractéristiques de la capacité MOS.
II.A.2. Tension de seuil canal long
Pour obtenir une expression de la tension de seuil pour un transistor conventionnel sur substrat massif canal
long, on commence par écrire la loi de Gauss entre l’interface oxyde-silicium et le bas de la zone de déplétion
(x=T dep sur la Figure II-2-b), en négligeant les sources-drains (donc dans une capacité MOS classique) :
x
E=0
T dep
( ) Eq. II-3
Avec E s champ en surface, V fb tension de bandes plates, Q dep charge de déplétion, Q inv charge d’inversion et Q ss
charge due aux états d’interface (Surface State, lié au D it qui traduit la qualité de l’interface oxyde de
grille/silicium). Lorsqu’on se situe juste avant le seuil, on peut considérer que la charge d’inversion est négligeable
devant la charge de déplétion et on choisit de se placer dans le cas d’une interface parfaite, donc avec Q ss =0. En
se plaçant au seuil (i.e. ), l’équation II-4 donne l’expression de la tension de seuil pour un canal long
(V tlong ) :
Eq. II-4
En remplaçant Q dep par son expression classique [Taur 98] au seuil, on a :
√
Eq. II-5
61