Développement de modèles pour l'évaluation des performances ...

Chapitre V: Evaluation des performances avec des outils de CAO conventionnels.
Leur évaluation est très complexe à effectuer de manière analytique et nous choisirons alors d’utiliser un outil
d’extraction automatique des parasites dans les interconnexions : le PEX (pour Parasitics EXtraction). A partir du
dessin du circuit, et des règles de dessin des interconnexions, le PEX fournit les valeurs d’un circuit équivalent RC,
qui va permettre la prise en compte de la perte de vitesse due aux interconnexions, et donc permettre une
évaluation plus réaliste, tant sur la vitesse que sur la consommation dynamique d’un circuit.
Ce type d’évaluation étant très complexe, nous avons dû utiliser ce qui était à disposition au moment de l’étude,
à savoir le PEX développé pour l’architecture conventionnelle sur substrat massif du nœud 20nm. Nous avons
considéré que les parasites liés aux interconnexions étaient les mêmes, quelle que soit l’architecture des
transistors composant les circuits.
tel-00820068, version 1 - 3 May 2013
V.A.5. Définition de source de variation aléatoire des paramètres
technologiques pour prise en compte de la variabilité.
L’utilisation d’un simulateur de circuit conventionnel rend possible simplement l’estimation de l’impact de la
variabilité des dimensions du transistor due au procédé de fabrication (longueur de grille, dopage...) au niveau
des performances électriques du transistor (tension de seuil, courant de fuite, de saturation..) mais également au
niveau des performances du circuit (fréquence…). En effet, le simulateur peut générer des valeurs de paramètres
pseudo-aléatoires qui suivront la distribution statistique prédéfinie par l’utilisateur. Il suffit ensuite de lancer un
nombre de simulations suffisant (~500) et d’extraire les distributions des paramètres de sortie estimés par
MASTAR VA: tension de seuil (V t ), courant de saturation (I on ), fréquence d’une chaine d’inverseurs… Le flot de
simulation (Figure V-6) est alors un peu différent de celui illustré par la Figure V-3.
Calcul des
capacités
parasites
Description du transistor
architecture
Valeur des principaux paramètres technologiques
Calcul de l’électrostatique
Calcul du transport
Calcul des caractéristiques
courant-tension continues
VDT
Mobilité universelle
Tension effective
Avec prise en
compte de la
variabilité
Génération pseudo-aléatoire des paramètres
technologiques, suivant la distribution statistique
définie, représentative du procédé de fabrication.
Calcul des charges
extrinsèques
Calcul des charges
intrinsèques
Dérivé du modèle de courant
Simulation de circuit avec outil
de CAO conventionnel
Figure V-6 : flot de simulation de MASTAR VA, avec prise en compte de la variabilité due au procédé de
fabrication.
Par conséquent, connaissant la distribution statistique suivie par les dimensions du transistor due à la variabilité
du procédé de fabrication il est possible d’estimer la distribution résultante des paramètres électriques du
transistor, ou des performances d’un circuit donné. Nous pouvons alors évaluer la robustesse à la variabilité du
procédé de fabrication d’une architecture donnée.
185