Développement de modèles pour l'évaluation des performances ...

150
157
165
172
180
187
195
202
210
217
225
232
240
247
255
262
270
277
285
292
150
160
170
180
190
200
210
220
230
240
250
260
270
280
290
300
310
320
330
340
Nombre
Number
Nombre
Number
250
265
280
295
310
325
340
355
370
385
400
415
430
445
460
475
490
505
520
535
225
231
237
243
250
256
262
268
275
281
287
293
300
306
312
318
325
331
337
343
Nombre
Number
Nombre
Number
Chapitre V: Evaluation des performances avec des outils de CAO conventionnels.
dans le fin. Notre estimation de distribution de tension de seuil est donc optimiste pour l’architecture Trigate, car
nous ne pouvons pas prendre en compte la variabilité du dopage canal.
90
80
70
60
50
40
30
20
10
0
BULK
σ Vt =41 mV
80
70
60
50
40
30
20
10
0
FDSOI
σ Vt =20 mV
tel-00820068, version 1 - 3 May 2013
Vt (mV)
Vt (mV)
Figure V-22 : Distributions de tension de seuil pour chaque architecture obtenue avec MASTAR VA pour 500
tirages aléatoires des valeurs des paramètres technologiques, respectant les distributions données dans la
Figure V-21.
V.B.5.
80
70
60
50
40
30
20
10
0
Trigate-A
Vt (mV)
σ Vt =22 mV
Evaluation des capacités parasites
Vt (mV)
La dernière étape avant d’effectuer les simulations de circuit est d’estimer les capacités parasites de chaque
architecture. Nous utilisons alors les modèles décrits dans le chapitre III en considérant l’intégration « gate last »
pour le Trigate et l’architecture conventionnelle sur substrat massif (il y a donc une couche de diélectrique haute
permittivité en plus de l’espaceur entre le métal de la grille et l’épitaxie) et les épitaxies présentant des facettes
uniquement pour le FDSOI. Ces considérations sont en accord avec les dernières publications sur chacune des
trois architectures étudiées [Shang 12], [Khakifirooz 12] et [Auth 12]. Nous représentons sur la Figure V-23 la
somme de la capacité de grille intrinsèque en inversion (C inv ) et de la capacité parasite grille-drain (C gd ) pour
chaque architecture, en distinguant chaque composante. Cette somme est normalisée par l’empreinte sur
silicium, donc par la largeur du transistor pour les technologies planaires, et par W FP =N fin xFinPitch pour
l’architecture Trigate. On constate que le Trigate-A est très pénalisé du point de vue capacitif par sa longueur de
grille relâchée à 30nm. Cependant, même avec une longueur de grille plus agressive, cette architecture souffre de
capacités parasites grille-drain plus importantes que les technologies planaires, comme le montre les valeurs de
capacités du Trigate-B.
80
70
60
50
40
30
20
10
0
Trigate-B
σ Vt =28 mV
198