Développement de modèles pour l'évaluation des performances ...

Chapitre III: Evaluation analytique des capacités parasites dans les structures CMOS.
Cpcca
contact
Cof
gate
Cov
Cov
Cif
Cif
BULK
grille
Cpcca
Cpcca
contact
Cof
Cof
Cj
BOX
grille
Cov
Cif
FDSOI
gate
Cpcc
C
Cov
Cif
tel-00820068, version 1 - 3 May 2013
a) b)
contact
C box
BOX
DG
Cpcca
Cof
Cof
grille gate
Cov
Cif
gate
Cpcca
Cov
Cif
Cbox
c) d)
Figure III-9 : Représentation des capacités parasites sur les architectures planaires (a) architecture conventionnelle, b)
FDSOI, c) double grille planaire et d) vue de dessus commune à chaque architecture planaire) sans source-drain
surélevé pour assurer une lisibilité convenable. Ces derniers sont traités et représentés au paragraphe III.C.6.
La Figure III-10 représente les dimensions nécessaires au calcul des capacités parasites sur les architectures
transistor sur substrat massif (a) et FDSOI (b), avec :
L g est la longueur de grille.
CPP le Contacted Poly Pitch.
dL longueur de recouvrement de la grille et des jonctions (overlap en anglais).
t ox l’épaisseur d’oxyde de grille.
t sp l’épaisseur de l’espaceur.
H g la hauteur de grille. Dans le cas du double grille on distinguera grille du haut et grille du bas en notant
leur hauteur respectivement H gt et H gb .
H M1 distance entre le haut de la grille et le premier niveau de métallisation.
X j la profondeur de jonction (pour l’architecture sur substrat massif uniquement).
t si l’épaisseur de film de silicium (pour le FDSOI et le DG).
T box l’épaisseur d’oxyde enterré (BOX) (pour le FDSOI et le DG).
H epi la hauteur d’épitaxie pour les source-drains surélevés.
W ext la largeur de l’extension de grille sur le STI (cf Figure III-9-d)
W largeur du transistor.
Cof
Cof
C corner
C corner
Grille
W ext
W
STI
123