Développement de modèles pour l'évaluation des performances ...

C (fF)
C(fF)
C (fF)
Chapitre V: Evaluation des performances avec des outils de CAO conventionnels.
Cependant, cette description ne tient compte que des charges intrinsèques du transistor, c’est-à-dire entre les
nœuds virtuels D’ et S’ et la grille G. Il faut également décrire les charges dues aux nœuds « réels », c’est-à-dire le
drain et la source (D et S). On parle alors de charges extrinsèques et celle-ci sont déterminées par les capacités
parasites, dont toutes les composantes sont modélisées dans le chapitre III, quelle que soit l’architecture. Nous
aurons alors deux charges additionnelles, données par les équations :
Pour les architectures planaires :
Pour les architectures non planaires :
( ) Eq. V-9
( ) Eq. V-10
( ) Eq. V-11
( ) Eq. V-12
tel-00820068, version 1 - 3 May 2013
Où Q gse et Q gde sont les charges extrinsèques entre respectivement la grille puis la source et la grille et le drain.
La Figure V-2 représente la variation des capacités totales (extrinsèques et intrinsèques) en fonction des
polarisations de grille et de drain. On constate bien que les courbes obtenues sont continues et seront donc
utilisables dans un simulateur de circuit conventionnel.
1.2E-01
1.0E-01
8.0E-02
6.0E-02
4.0E-02
2.0E-02
C gg 1.4E-01
1.2E-01
1.0E-01
C gs et C gd 8.0E-02
6.0E-02
4.0E-02
2.0E-02
0.0E+00
0.0E+00
0.0 0.5 1.0
Vg (V)
a) b)
1.6E-01
1.4E-01
1.2E-01
C gg
1.6E-01
2.5E-01
2.0E-01
C gd
C gg
C gs
0.0 0.2 0.4 0.6 0.8 1.0
Vd (V)
1.0E-01
8.0E-02
6.0E-02
C gs et C gd
4.0E-02
2.0E-02
0.0E+00
-1.0 -0.5 0.0
c) d)
1.5E-01
C gd
1.0E-01
C
5.0E-02 gg
C
0.0E+00
gs
-1.0 -0.8 -0.6 -0.4 -0.2 0.0
Vd (V)
Figure V-2 : Capacités intrinsèques d’un transistor MOSFET pour le NMOS (a,b) et pour le PMOS (c,d).
Le modèle compact ainsi obtenu est nommé MASTAR VA.
181