Développement de modèles pour l'évaluation des performances ...

Chapitre I: Le transistor MOSFET: fonctionnement, miniaturisation et architectures.
Si Ge GaAs InAs InP InSb
Masse effective des électrons (la 0.191 0.08 0.067 0.023 0.073 0.012
plus faible) m e /m 0
Masse effective des trous lourds 0.53 0.35 0.62 0.6 0.85 0.45
m hh /m 0
Masse effective des trous légers 0.16 0.043 0.074 0.027 0.089 0.015
m lh /m 0
Mobilité des électrons µ n (cm².V -1 .s -1 ) 1350 3600 9200 30000 4500 77000
Mobilité des trous µ p (cm².V -1 .s -1 ) 480 1800 400 500 200 450
Ratio µ n / µ p 2.8 2 23 60 23 170
Gap E g (eV) à 300K 1.12 0.66 1.43 0.36 1.27 0.17
Concentration de porteur
intrinsèque n i (cm -3 )
10 10 2.10 13 3.10 6 8.10 14 3.10 7 2.10 16
Permittivité relative ε 11.7 16 12.9 15.15 12.5 16.8
Figure I-47: Propriété de quelques matériaux semi-conducteurs de type IV et III-V
tel-00820068, version 1 - 3 May 2013
Cependant, tous ces matériaux alternatifs ont également une permittivité ε supérieure à celle du silicium. Les
effets canaux courts, et notamment le DIBL, étant directement proportionnels à cette permittivité, le contrôle
électrostatique pour un même dispositif sera moins bon s’il est fabriqué sur substrat III-V que sur silicium. De
plus, pour conserver le bénéfice apporté par une haute mobilité un bon contrôle électrostatique est
indispensable, c’est la raison pour laquelle il est envisagé d’introduire les matériaux III-V au travers d’architecture
type «III-V OI » (pour III-V On Insulator, en français III-V sur isolant) [Kim 12], Trigate [Radosavljevic 11] ou encore
IFQW (pour « Implant Free Quantum Well ») [Hellings 10] et [Dewey 12]. Cependant les performances mesurées
sont souvent moins bonnes qu’attendue, essentiellement du fait de la mauvaise qualité de l’interface oxyde de
grille-semi-conducteur qui entraine des valeurs importantes de D it (Density of Interface State pour densité d’état
d’interface), alors que ce problème technologique est inexistant ou presque en technologie silicium grâce à
l’excellente interface Si/SiO 2 . Enfin, pour obtenir une technologie CMOS utilisable et compétitive, NMOS et PMOS
sont nécessaires, et ils doivent avoir des performances (i.e. niveau de courant débité I on , I eff ) comparables. Un
premier indicateur est la valeur du ratio µ n /µ p qui serait idéalement 1 (2.8 pour le silicium). La Figure I-47,
montre que le germanium a un ratio µ n /µ p comparable à celui du silicium, tout en ayant une mobilité 2 à 3 fois
supérieure, ce qui en fait un excellent candidat. Cependant, il a été démontré, entre autre par [Batail 09], que le
germanium est très difficile à intégrer, notamment pour les transistors courts. De plus, la faible largeur de sa
bande interdite (gap) génère davantage de fuite qu’une technologie silicium. Enfin, les matériaux III-V (4
dernières colonnes de la Figure I-47) présentent des mobilités d’électron impressionnantes, jusqu’à ~30 fois
supérieure à celle du silicium. Cependant, la mobilité des trous dans ces matériaux est assez faible, et le ratio
µ n /µ p est très grand, rendant ce type de matériau inutilisable pour les applications CMOS. La seule solution pour
introduire ces matériaux à haute mobilité semble être la co-intégration, de transistors à canaux III-V pour les
NMOS, et canaux germanium pour les PMOS. La faisabilité technologique été démontrée par [Yokoyama 11] : la
mobilité mesurée est 3.5x et 2.3x supérieur au silicium respectivement pour N et PMOS mais pour des transistors
très longs (Longueur de grille supérieure à 20µm). La faisabilité technologique reste donc à démontrer pour des
transistors courts et l’amélioration de transport à quantifier. Enfin, une récente étude [Yuan 12] démontre qu’il
est possible d’intégrer N et PMOS sur un même substrat In x Ga 1-x Sb et d’obtenir des niveaux de courant
comparables pour les deux types de transistor. Néanmoins, cette étude ne présente que des dispositifs de
longueur de grille égale à 50µm, la faisabilité et les performances des transistors courts restent à explorer.
I.F.
Conclusion du chapitre
Au cours de ce premier chapitre, nous avons commencé par succinctement décrire le fonctionnement idéal du
transistor MOSFET et son architecture conventionnelle sur substrat massif. Afin de tendre vers le fonctionnement
57