Développement de modèles pour l'évaluation des performances ...

Architecture CMOS
Chapitre I: Le transistor MOSFET: fonctionnement, miniaturisation et architectures.
tel-00820068, version 1 - 3 May 2013
I.E.
Vers de nouvelles architectures
Bien que nombreuses, les innovations technologiques apportées sur l’architecture conventionnelle sur substrat
massif ne sont plus suffisantes pour permettre d’atteindre les spécifications de performance (I on /I off et I eff /I off ),
principalement à cause du contrôle électrostatique qui est de plus en plus difficile à obtenir. L’introduction de
nouvelles architectures, et par conséquent la fin des plateformes CMOS basée sur l’architecture conventionnelle
sur substrat massif, est prévue par l’ITRS [ITRS]. La Figure I-39 montre les prédictions de l’ITRS donnée par
l’édition 2011 de sa feuille de route (roadmap en anglais) pour les dispositifs LOP (Low Operating Power, faible
tension d’alimentation en français). On constate que la fin du BULK est prévue pour 2015, soit pour le nœud
20nm, alors que le FD SOI est prévu pour 2013 (également pour le 20nm). Cette architecture sera décrite dans le
paragraphe I.E.1. Les dispositifs multi-grille (ou multi-gate) sont quant à eux attendus à partir de 2015 (soit le
nœud 14nm). Cependant, l’ITRS ne précise pas si la technologie restera planaire ou non et le nombre de grilles
des dispositifs n’est pas non plus spécifié. Le double grille planaire sera décrit au paragraphe I.E.2, les FinFETs et
trigate seront présentés au paragraphe I.E.3. Pour prospecter encore plus loin, c’est-à-dire au-delà du nœud
10nm, nous décrirons succinctement l’architecture à base de nano-fils au paragraphe I.E.4. Enfin, l’ITRS prévoit à
compter de 2018 l’introduction de matériaux à haute mobilité : canaux III-V pour les NMOS et Germanium pour
les PMOS. Ces matériaux ont une permittivité supérieure à celle du silicium, les effets canaux courts sont donc
plus difficiles à contrôler ; c’est la raison pour laquelle l’ITRS ne prévoit leur introduction qu’au travers de
dispositifs multi-grille. Il ne faut cependant pas oublier les autres architectures possibles même avec ce type de
matériau, à savoir les dispositifs dit « OI » pour On-Insulator (sur isolant) semblables à l’architecture FDSOI, mais
également des architectures encore plus innovantes comme les IFQW (Implant Free Quantum Well). Ces derniers
feront l’objet du paragraphe I.E.5.
BULK
FD SOI
III-V / Ge
Multi-Gate
2011 2013 2015 2017 2019 2021 2023 Année
Figure I-39: Prédiction de l’utilisation des différentes architectures CMOS par l’ITRS en fonction de l’année
sur sa roadmap 2011, pour les dispositifs LOP (Low Operating Power pour puissance de fonctionnement
faible)
Ces prédictions sont confirmées, à quelques années près, par les annonces et différentes publications des
industriels. STMicroelectronics a présenté sa plateforme CMOS FDSOI pour le nœud 28nm [Planes 12] et a
annoncé le développement du nœud 20nm toujours basé sur l’architecture FDSOI. Enfin, Intel a présenté sa
plateforme 22nm utilisant l’architecture Trigate [Auth 12], déjà commercialisée dans les applications hautes
performances (micro-processeurs) et l’utilisation de l’architecture est prévue pour les applications mobile, ou SOC
(System On Chip pour Système sur Puce).
50