Développement de modèles pour l'évaluation des performances ...

Chapitre V: Evaluation des performances avec des outils de CAO conventionnels.
tel-00820068, version 1 - 3 May 2013
un simulateur de circuit comme [ELDO]. MASTAR_VA est un outil prédictif, universel pour chaque technologie
CMOS et flexible. Il permet l’évaluation des performances statiques et dynamiques des circuits logiques, des
performances de cellules SRAM et de la robustesse à la variabilité des architectures CMOS.
Pour l’évaluation des performances logiques au nœud technologique 20nm, nous avons défini chaque
architecture à partir de l’état de l’art, donné par de récentes publications d’industriels (Intel, STMicroelectronics,
Samsung et IBM), tant pour les performances des transistors (I on /I off et I eff /I off ) que pour le choix des paramètres
technologiques. Remarquant que l’architecture Trigate de [Auth 12] présente une longueur de grille relâchée en
comparaison des autres architectures, ce qui lui procure un avantage du point de vue électrostatique (DIBL et
pente sous le seuil), mais un inconvénient du point de vue capacité (intrinsèque et extrinsèque), nous avons choisi
de définir une seconde architecture Trigate avec une longueur de grille plus agressive qui reproduit
approximativement l’électrostatique de l’architecture FDSOI. Enfin, la polarisation de la face arrière n’ayant pas
d’effet sur les deux autres architectures étudiées, nous n’avons évalué son effet de que sur l’architecture FDSOI.
Nous avons ensuite effectué des simulations d’anneaux résonnants d’inverseur de FanOut 1 puis FanOut 3 avec
une charge fixe en sortie comprise entre 0 et 10fF et en faisant varier la tension d’alimentation V dd . Nous avons
alors démontré que l’architecture conventionnelle sur substrat massif présente des performances en retrait. Nous
avons également montré que l’architecture Trigate avec la longueur de grille relâchée est la plus rapide pour les
faibles tensions d’alimentation grâce à son faible DIBL. Mais, quand la tension d’alimentation augmente, le faible
DIBL devient un inconvénient pour la performance et cette architecture est de moins en moins compétitive. De
plus, elle est affectée par un niveau de capacité supérieure à toutes les autres architectures ce qui est pénalisant
pour les faibles valeurs de charge de sortie. Cette pénalité est réduite lorsque la charge en sortie augmente car le
poids des capacités parasites intrinsèques au transistor est écranté et la vitesse est davantage liée au niveau de
courant débité. Ceci explique pourquoi le Trigate avec la longueur de grille plus agressive est plus rapide que la
première architecture Trigate dans la plupart des configurations (DIBL plus élevé et capacités parasites plus
faibles pour le Trigate agressif). Pour les mêmes raisons, l’architecture FDSOI est plus rapide que les deux
architectures Trigate quand la charge de sortie est faible et la tension d’alimentation est élevée. Avec l’utilisation
du FBB (i.e. polarisation du substrat en direct, s’est à dire V b >0 pour un NMOS) , l’architecture FDSOI est la plus
rapide, sauf pour les charges de sortie très élevées (>~5fF) car les architectures Trigate tirent avantage du niveau
de courant débité supérieur au FDSOI, même avec FBB, grâce à leurs largeurs électriques supérieures. Le gain en
fréquence apporté par l’utilisation du FBB, ~15%, se paie par une augmentation de fuite statique de l’inverseur
d’un facteur 5 (limite maximum car le FBB n’est utilisé que lorsque le système a besoin de performance) quelle
que soit la tension d’alimentation V dd . En comparaison aux architectures Trigate, l’augmentation de fuite statique
du FDSOI avec FBB dépend de la tension d’alimentation car les valeurs de DIBL sont différentes. Celle-ci est
augmentée d’un facteur 3 à V dd =0.8V.
Les comparaisons de vitesse d’inverseur énoncées ci-dessus ont été effectuées à tension d’alimentation
constante. Elles ne reflètent donc pas les différences de consommation dynamique et d’efficacité énergétique
vues entre chaque architecture, qui sont très dépendante des valeurs de capacités. En extrayant les valeurs de
fréquence pour chaque architecture à même puissance dynamique, nous avons montré que les écarts vus en
faveur du FDSOI (avec et sans FBB) comparés aux architecture Trigate à même tension d’alimentation sont
exacerbés. Ceci était attendu car le FDSOI présente de faibles valeurs de capacités, donc pour que le FDSOI
atteigne une même puissance dynamique que les architectures Trigate, il faut lui appliquer une tension
d’alimentation supérieure, ce qui procure un gain supplémentaire en fréquence. Cette comparaison est réaliste et
justifiée car les circuits sont aujourd’hui conçus pour être utilisé à leur maximum de performance, et ce maximum
est souvent fixé par la dissipation thermique limite du boitier. La tension d’alimentation est alors fixée pour
atteindre cette limite.
Enfin, n’oublions pas les quelques limitation de notre méthodologie: MASTAR_VA ne permet pas de tenir compte
des effets de proximité (par exemple la contrainte induite par le transistor voisin qui peut modifier la mobilité), ni
des spécificités de chaque architecture concernant les interconnections métalliques. Ces aspects sont pris en
212