Développement de modèles pour l'évaluation des performances ...

Vdseff
Vdseff (V)
Ids (A)
Chapitre II: Modélisation analytique des caractéristiques statiques des différentes architectures CMOS.
7.0E-04
6.0E-04
5.0E-04
4.0E-04
Régime
linéaire
Régime Saturé
3.0E-04
2.0E-04
1.0E-04
0.0E+00
0 0.5 1 1.5
Vd (V)
Figure II-44 : I d-V d obtenues à partir de l’équation II-91 démontrant que la continuité n’est pas assurée.
tel-00820068, version 1 - 3 May 2013
Comme dans le paragraphe II.D.3, nous allons utiliser une tension effective de drain, qui sera égale à la tension de
drain quand celle-ci sera inférieure à la tension de saturation de drain, pour tendre vers V dsat pour V d >V dsat , avec
une transition continue entre les deux régimes. Cette tension effective est définie par :
( ( ) ) Eq. II-133
Eq. II-134
Où E c est le champ critique, L la longueur de grille, d facteur d’effet substrat et p paramètre permettant d’ajuster
la « vitesse » de passage au régime de saturation. Le tracé de V dseff en fonction de V d pour différentes valeurs de
V g et de p est représenté sur la Figure II-45.
0.7
0.6
0.5
0.4
0.3
Vdsat
Vdseff
0.6
0.5
0.4
0.3
p=6
p=4
p=2
0.2
0.1
0
0 0.5 1 1.5
Vd Vds (V)
a) b)
Figure II-45: (a) Tracé de V dseff en fonction de V d pour différentes valeurs de V g montrant que V dseff=V ds puis
V dsat lorsque V d>V dsat en étant continue. (b) Tracé de V dseff en fonction de V d pour différentes valeurs de V g et 3
valeurs distinctes du paramètre d’ajustement p pour illustrer son impact.
0.2
0.1
0.0
0 0.5 1
Vd (V)
105