mikroschemÃ…Â³ technologijÃ…Â³ analizÃ„Â— - Vilniaus Gedimino technikos ...

More documents

Recommendations

Info

5. VIENPOLIŲ PLANARIŲJŲ SILICIO KMOP TRANZISTORIŲ GAMYBOS TECHNOLOGINIŲ PROCESŲ PROJEKTAVIMAS IR ANALIZĖ Išvados. Taigi atlikome silicio planariųjų KMOP tranzistorių technologinių procesų modeliavimą ir analizę savaime susitapdinančios polikristalinio silicio užtūros technologijos pagrindu, taikydami 16 fotolitografijų, 3 metalų lygius ir per 100 technologinių operacijų: 1,0 µm minimalaus matmens projekcinę fotolitografiją, terminį oksidavimą sausame ir / arba šlapiame deguonyje, žemo slėgio cheminį nusodinimą iš garų fazės SiO 2 , Si 3 N 4 ir polikristalinio silicio, borosilikatinių stiklų sluoksnių dengimą, dielektrinių ir metalo sluoksnių plazminius ėsdinimo būdus, boro, fosforo ir arseno jonų implantaciją ir terminį priemaišų perskirstymą, Ti, TiS 2 , TiN, W ir Al metalo sluoksnių formavimą ir cheminį-mechaninį poliravimą paviršiaus reljefui išlyginti. Gauti KMOP tranzistoriai po pasyvacijos pjūvyje yra parodyti 5.7 paveiksle. 119
6. DVIPOLIŲ TRANZISTORIŲ GAMYBOS TECHNOLOGINIŲ PROCESŲ PROJEKTAVIMAS IR ANALIZĖ 6. Dvipolių tranzistorių gamybos technologinių procesų projektavimas ir analizė Dvipoliuose integriniuose grandynuose dažniausiai naudojami n+pn tranzistoriai, nes jų parametrai geresni už pnp tranzistorių. Taip yra dėl dviejų priežasčių. Pirmiausia fosforo tirpumas silicyje yra didesnis už boro tirpumą, todėl gaunamas didesnis priemaišų tankis emiterio srityje ir emiterio srovės perdavimo koeficientas. Kita priežastis ta, kad n+pn tranzistorių pagrindinę srovę lemia elektronai, kurių judrumas silicyje yra kelis kartus didesnis už skylių judrumą. Dėl to gaunamas didesnis srovės perdavimo koeficientas. Be to, kai judrumas didesnis, tranzistorių dažninės savybės yra geresnės, o jų veikimo sparta – didesnė. Toliau apžvelgsime pagrindinius n+pn tranzistorių technologinius etapus, naudojant planarinę epitaksinę technologiją, ir pateiksime jiems modeliuoti skirtus Athena ir Atlas programinius kodus ir jų paaiškinimus. Pagrindiniai technologinių procesų projektavimo etapai, aprašyti toliau, yra tokie: plokštelės srities matmenų ir modeliavimo tinklelio įvedimas, silicio plokštelės parametrų nustatymas, paslėptojo sluoksnio formavimas, silicio epitaksinio sluoksnio auginimas, sandūrinė tranzistorių izoliacija ir kolektoriaus srities formavimas, tranzistoriaus bazės formavimas, emiterio ir kolektoriaus n+ sričių formavimas, kontaktinių angų fotolitografija, pirmoji aliuminio metalizacija, pasyvacija, tranzistoriaus elekt- 120
Page 1 and 2:
Romualdas NAVICKAS Vaidotas BARZDĖ
Page 3 and 4:
R. Navickas, V. Barzdėnas. Mikrosc
Page 6 and 7:
ĮVADAS Įvadas Jau sukako 50 metų
Page 8 and 9:
ĮVADAS Taigi žodį nanotechnologi
Page 10 and 11:
ĮVADAS fotolitografiją, plėveli
Page 12 and 13:
1. BENDRIEJI NURODYMAI 1. Bendrieji
Page 14 and 15:
1. BENDRIEJI NURODYMAI Sunkumai ren
Page 16 and 17:
1. BENDRIEJI NURODYMAI projektų sk
Page 18 and 19:
1. BENDRIEJI NURODYMAI 6. Tekste ne
Page 20 and 21:
2. VIENPOLIŲ PLANARIŲJŲ SILICIO
Page 22 and 23:
Page 24 and 25:
Page 26 and 27:
Page 28 and 29:
Page 30 and 31:
Page 32 and 33:
Page 34 and 35:
Page 36 and 37:
Page 38 and 39:
Page 40 and 41:
Page 42 and 43:
Page 44 and 45:
Page 46 and 47:
Page 48 and 49:
Page 50 and 51:
Page 52 and 53:
Page 54 and 55:
Page 56 and 57:
Page 58 and 59:
Page 60 and 61:
3. DVIPOLIŲ TRANZISTORIŲ GAMYBOS
Page 62 and 63:
Page 64 and 65:
Page 66 and 67:
Page 68 and 69:
Page 70 and 71: 3. DVIPOLIŲ TRANZISTORIŲ GAMYBOS
Page 72 and 73: 4. TECHNOLOGINIŲ PROCESŲ MODELIAV
Page 74 and 75: 4. TECHNOLOGINIŲ PROCESŲ MODELIAV
Page 76 and 77: 5. VIENPOLIŲ PLANARIŲJŲ SILICIO
Page 144 and 145: APIBENDRINIMAS paslėptojo sluoksni
Page 146 and 147: PRIEDAI Priedai 1. TonyPlot tekstin
Page 148 and 149: PRIEDAI 2. TonyPlot tekstinis nusta
Page 150 and 151: PRIEDAI 3. TonyPlot tekstinis nusta
show all

mikroschemÃ…Â³ technologijÃ…Â³ analizÃ„Â— - Vilniaus Gedimino technikos ...

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?