mikroschemų technologijų analizė - Vilniaus Gedimino technikos ...
mikroschemų technologijų analizė - Vilniaus Gedimino technikos ...
mikroschemų technologijų analizė - Vilniaus Gedimino technikos ...
Create successful ePaper yourself
Turn your PDF publications into a flip-book with our unique Google optimized e-Paper software.
6. DVIPOLIŲ TRANZISTORIŲ GAMYBOS TECHNOLOGINIŲ PROCESŲ PROJEKTAVIMAS IR ANALIZĖ<br />
pic=100<br />
# Ėsdinimo laiko nustatymas<br />
etch machine=HF time=5 min<br />
Likęs fotorezisto sluoksnis yra pašalinamas koncentruotoje<br />
sieros ar azoto rūgštyje. Fotorezisto pašalinimo operacija aprašoma<br />
šiuo programiniu kodu:<br />
# Pašalinamas likęs fotorezisto sluoksnis<br />
etch name.resist=AZ1350J all<br />
Dabar galima atlikti paslėptojo n+ sluoksnio pradinį formavimą:<br />
į apie 0,25 mm plokštelės gylį (per tolesnes termines<br />
operacijas vyks šio sluoksnio plėtimasis, žr. 6.1 pav.) 5 minutes<br />
vykdoma As priemaišų difuzija, esant 1000 ºC temperatūrai:<br />
# Atliekamas arseno priemaišų įterpimas<br />
diffusion time=5 temp=1000 c.arsenic=1.0e21<br />
Po to nuėsdiname likusį SiO 2<br />
sluoksnį, panaudoję šį programinį<br />
kodą:<br />
# Nuėsdinamas likęs SiO 2<br />
sluoksnis<br />
etch oxide all<br />
Silicio epitaksinio sluoksnio auginimas. Ant plokštelės užauginamas<br />
5 µm storio, n tipo arsenu legiruotas (N D<br />
= 5×10 15 cm -3 )<br />
epitaksinis sluoksnis, naudojant chloridinį metodą epitaksiniame<br />
vertikaliame reaktoriuje 10 minučių, esant 1000 ºC temperatūrai.<br />
Šio epitaksijos proceso programinis kodas yra toks:<br />
# Epitaksijos būdu auginamas 5 µm Si sluoksnis,<br />
# legiruotas arsenu<br />
epitaxy time=10 temp=1000 t.final=1100 c.arsenic=5e15<br />
thickness=5 div=50<br />
Sandūrinė tranzistorių izoliacija ir kolektoriaus srities formavimas.<br />
Termiškai oksiduojame plokštelę ir antrosios fotolito-<br />
124