mikroschemų technologijų analizė - Vilniaus Gedimino technikos ...

5. VIENPOLIŲ PLANARIŲJŲ SILICIO KMOP TRANZISTORIŲ GAMYBOS TECHNOLOGINIŲ PROCESŲ PROJEKTAVIMAS IR ANALIZĖ
tranzistorių n laidumo kišenėms. Ši fotolitografija aprašoma programiniu
kodu:
### III fotolitografija: PMOP kišenės sudarymas ###
deposit name.resist=AZ1350J thickness=0.5 div=1
layout lay.clear x.low=0 z.low=-4.0 x.high=10.5
z.high=4.0
image win.x.lo=-10.5 win.x.hi=10.5 win.z.lo=-4.25
win.z.hi=4.25 dx=0.05 clear
expose dose=150
bake time=100 sec temp=120
develop mack time=90 steps=15
# material material=AZ1350J gamma.reflo=2e2 reflow
visc.0=1.862e-13 visc.E=1.85
# bake time=10 min temp=120 reflow
Po to į silicio plokštelę implantuojami fosforo jonai.
Parenkama tokia 300 keV jonų energija, kad jie neprasiskverbtų
per storą 0,58 µm SiO 2
dielektriko sluoksnį, tačiau prasiskverbtų
per ploną 0,024 µm sluoksnį (žr. 2 skyrių). Taip 1×10 13 cm -2 doze
legiruojamos PMOP tranzistorių n laidumo kišenės. Fosforo jonų
implantacijos ir gautos struktūros pavaizdavimo programinis kodas
yra toks:
# Implantavimo parametrų įkėlimas
moments std_tables
# 300keV energijos, 1e13 dozės fosforo implantacija
implant phosphor energy=300 dose=1.0e13 pearson
# Likusio fotorezisto pašalinimas
etch name.resist=AZ1350J all
# Gautos struktūros saugojimas
84