mikroschemų technologijų analizė - Vilniaus Gedimino technikos ...

5. VIENPOLIŲ PLANARIŲJŲ SILICIO KMOP TRANZISTORIŲ GAMYBOS TECHNOLOGINIŲ PROCESŲ PROJEKTAVIMAS IR ANALIZĖ
init silicon orient=100 boron resistivity=10 space.mult=0.25
two.d
NMOP ir PMOP tranzistorių izoliacija. Integrinių grandynų
elementai turi parazitinius tarpusavio ryšius, kurių išvengiama
izoliuojant elementus vieną nuo kito. Mes pasirinkome lokalaus
silicio oksidavimo (angl. LOCal Oxidation of Silicon) arba vadinamąją
LOCOS tipo kombinuotąją, dalinai dielektrinę izoliaciją.
Ant p tipo laidumo silicio plokštelės po jos cheminio valymo,
terminio oksidavimo sausame deguonyje proceso metu užauginamas
plonas (~40 nm) SiO 2
sluoksnis. Šio proceso programinis
kodas yra toks:
# Terminis oksidavimas sausame deguonyje
diffuse time=7 temperature=1000 dryO2 press=2 hcl=3
Po to žemo slėgio cheminio nusodinimo iš garų fazės (angl.
Low Pressure Chemical Vapor Deposition, (LPCVD) proceso
metu užauginama 80 nm storio silicio nitrido (Si 3
N 4
) plėvelė, kuri
bus naudojama kaip maskuojamasis sluoksnis lokalaus silicio oksidavimo
metu. Šio sluoksnio auginimo programinis kodas yra
toks:
# LPCVD-silicio nitrido (Si3N4) nusodinimas
rate.depo machine=Si3N4_LPCVD nitride n.m cvd dep.
rate=20 step.cov=1.0
deposit mach=Si3N4_LPCVD time=4.0 minute div=10
Gaminant integrinius grandynus, jų elementai, sujungimai
ir vieta luste turi būti realizuoti ypatingai tiksliai. Tai pasiekiama
litografijomis. Taigi kitas technologinis procesas yra NMOP
ir PMOP tranzistorius izoliuojančių sričių fotolitografija. Šios
pirmosios fotolitografijos metu plokštelė yra dengiama šviesai
jautriu ir ėsdinimui atspariu fotorezisto („Shipley“ firmos, pozityvus
AZ1350J fotorezistas) sluoksniu ir džiovinama. Fotorezisto
sluoksnio storis yra 0,5 μm:
77