mikroschemų technologijų analizė - Vilniaus Gedimino technikos ...
mikroschemų technologijų analizė - Vilniaus Gedimino technikos ...
mikroschemų technologijų analizė - Vilniaus Gedimino technikos ...
Create successful ePaper yourself
Turn your PDF publications into a flip-book with our unique Google optimized e-Paper software.
2. VIENPOLIŲ PLANARIŲJŲ SILICIO KMOP TRANZISTORIŲ GAMYBOS TECHNOLOGIJŲ YPATUMAI<br />
paviršius ėsdinamas azoto, fluoro ir acto rūgščių mišiniu. Šis procesas<br />
vadinamas cheminiu-mechaniniu poliravimu arba sutrumpintai<br />
CMP (angl. Chemical Mechanical Polishing, (CMP). Taip<br />
gaunamas planarus lygus plokštelės paviršius su izoliacijos sritimis<br />
(2.12 pav.)<br />
p<br />
2.11 pav. Si plokštelė po silicio ėsdinimo<br />
p<br />
2.12 pav. Si plokštelė, suformavus izoliacines sritis<br />
n ir p sričių (kišenių) formavimas. Antroji fotolitografija<br />
vykdoma siekiant pašalinti fotorezistą po jo dengimo operacijos<br />
nuo p laidumo priemaišų įterpimo sričių (p kišenių), kuriose bus<br />
formuojami NMOP tranzistoriai. NMOP tranzistoriaus p tipo kišenei<br />
legiruoti taikoma boro jonų implantacija, naudojant 100–<br />
42