DIPLOMARBEIT - FG Mikroelektronik, TU Berlin

Technische Universität Berlin
Institut für Mikroelektronik
Lukas Bauer
Diplomarbeit
Hochleistungs-Grafikprozessor in Speedchart-VHDL
Abschnitt 3.3
Seite 18
synchron zu einem externen Videosignal aufbaut und so das Überlagern und Einblenden von Bildern
ermöglicht.
Über die Registerbits VSD, HSD und CSD kann dabei für jedes der Synchronisationssignale
VSYNC, HSYNC und CSYNC getrennt festgelegt werden, ob es als Ausgang oder als Eingang
fungieren soll. Da nicht jede Kombination sinnvoll ist, werden unter bestimmten Bedingungen
redundante Signale ignoriert. Tabelle 5 gibt hierüber Auskunft.
Wichtig ist, daß im externen Synchronisationsmodus auch die Timing-Register entsprechend
dem externen Video-Signal programmiert werden.
Modus
0 1
Bedingung(en)
Sync Direction
( 0 = Eingang )
Interl.
Enable Beschreibung
VSD HSD CSD ILE
1
0
1
0
1
1
1
1
X
X
1
VSYNC, HSYNC und CSYNC sind Ausgänge:
Alle Synchronisationssignale werden intern von TIM erzeugt.
1 0 1 1 0 VSYNC ist Eingang:
Eine fallende Flanke an VSYNC lädt den Vertikalzähler; die horizontale
Synchronisation erfolgt nur über den Videotakt und die Einstellung im
HTOTAL-Register.
CSYNC und HSYNC werden als Ausgangssignale erzeugt.
2 0
0
3 1
1
0
0
0
1
0
1
1
0
0
0
0
X
X
X
X
X
HSYNC und VSYNC sind Eingänge:
Eine fallende Flanke an HSYNC lädt den Horizontalzähler, eine fallende
Flanke an VSYNC den Vertikalzähler.
CSYNC wird als Ausgangssignal erzeugt.
CSYNC ist Eingang:
Eine fallende Flanke an CSYNC lädt den Horizontalzähler (im Halbbildbetrieb
aber nicht, wenn sie in der Zeilenmitte auftritt); die VSYNC-
Information wird ebenfalls aus dem CSYNC-Signal gewonnen, wobei ein
’0’-Puls erkannt wird, dessen Länge um mindestens zwei Zyklen des Videotaktes
länger ist als der interne HSYNC-Puls.
HSYNC und VSYNC werden als Ausgangssignale erzeugt.
Tabelle 4: Neben der internen Synchronisation kennt TIM drei Modi der externen Synchronisation.
Sync Direction Interlaced Enable
( 0 = Eingang ) ILE=’0’ ILE=’1’
VSD HSD CSD ( Vollbildbetrieb ) ( Halbbildbetrieb )
0 0 0 wie Modus 2; Signal an CSYNC ist redundant und wird ignoriert
0 0 1 Modus 2
0 1 0 wie Modus 3; Signal an VSYNC ist redundant und wird ignoriert
0 1 1
Modus 1
wie Modus 0, da aus VSYNC allein nicht erkannt
werden kann, welches Halbbild dargestellt
werden muß
1 0 0 wie Modus 3; Signal an HSYNC ist redundant und wird ignoriert
1 0 1 wie Modus 0; Signal an HSYNC wird ignoriert, da es keine vertikale Synchronisation erlaubt
1 1 0 Modus 3
1 1 1 Modus 0
Tabelle 5: In manchen, eigentlich nicht sinnvollen Konfigurationen werden redundante oder zur Synchronisation nicht
ausreichende Signale an Sync-Eingängen ignoriert.