DIPLOMARBEIT - FG Mikroelektronik, TU Berlin

Technische Universität Berlin
Institut für Mikroelektronik
Lukas Bauer
Diplomarbeit
Hochleistungs-Grafikprozessor in Speedchart-VHDL
Abschnitt 7.2
Seite 56
Blick erfassen lassen, hat enorme Vorteile gegenüber einer mehrere tausend Zeilen langen VHDL-
Datei: Das Wiederfinden einzelner Statements wird vereinfacht, denn das menschliche Gedächtnis
ist offenbar zweidimensional orientiert; so können sich z. B. die meisten Menschen Positionen von
Figuren auf einem Schachbrett wesentlich leichter merken als Positionen auf einem 64-mal-1–Brett.
Die gemischte Verwendung von Grafik und Text erlaubt häufig eine Gliederung des Entwurfs
in der Weise, daß sich die grobe Funktion eines Speedchart-Diagramms anhand der Grafik
und der Namen der Zustände schnell erfassen läßt, während sich die Details übersichtlich geordnet
in den VHDL-Befehlssequenzen verbergen, die den Zuständen und Transitionen zugeordnet sind.
So bleiben selbst komplexe Entwürfe überschaubar. Es entsteht eine gleichermaßen ” maschinenund
personenlesbare“ [16] Form der Schaltungsbeschreibung anstelle zweier verschiedener Darstellungsformen
oder eines Kompromisses.
Quantitativ läßt sich der Produktivitätsfortschritt, den die Verwendung von Speedchart mit sich
bringt, nur schwer abschätzen. Gegenüber VHDL-Eingabe dürfte er (bezogen auf die Entwicklungszeit)
zwischen 2:1 und 3:1, gegenüber Schaltplan-Eingabe (vollautomatische Synthetisierbarkeit
vorausgesetzt) zwischen 10:1 und 30:1 liegen.
7.2 Silcsyn als Synthese-Werkzeug auf VHDL-Basis
Der Einsatz von Silcsyn als Synthese-Werkzeug hat sich bei der Entwicklung des Grafikprozessors
zunächst ebenfalls sehr gut bewährt. Schaltungen, die von Silcsyn funktional falsch synthetisiert
wurden, konnten nicht beobachtet werden, und die Einschränkungen durch Silcsyn waren gering.
Bei Beachtung einiger einfacher Regeln [5] und dem Verzicht auf manche Konstrukte konnten die
von Speedchart erzeugten VHDL-Dateien ohne Änderungen für die Synthese verwendet werden.
Einen erheblichen Mangel stellte jedoch der Verzicht auf multi-dimensionale Felder dar. Die
fehlende Möglichkeit, Registerbänke als Felder von Bit-Vektoren oder Integers zu definieren, machte
bei der Adressierung der Register fünf CASE-Konstrukte mit je 96 Fällen notwendig. Auch variable
Indizes wären wünschenswert gewesen.
Eine Kontrolle der synthetisierten Schaltungen war unter Silcsyn nahezu unmöglich. Lediglich
Simulationen auf Basis der erzeugten Netzlisten konnten belegen, daß die erzeugten Schaltungen
korrekt arbeiteten. Silcsyn bietet zwar die Möglichkeit, die erzeugten Schaltungen grafisch anzuzeigen;
es wird jedoch eine stark verschachtelte Hierarchie verwendet, und die Signale an den einzelnen
Blöcken enthalten nur noch fortlaufende Nummern ohne die Möglichkeit einer Kreuz-Referenz, so
daß der Anwender den Eindruck erhält, diese Option sei von den Herstellern des Programms nur zu
Werbezwecken implementiert worden. Die erzeugten Schaltpläne sind einfach unlesbar. Vermutlich
wäre aber auch eine bessere Darstellungsform bei Schaltungen von über 10.000 Gattern nicht
mehr zu gebrauchen. Doch aufgrund der Tatsache, daß jede Nichtbeachtung von Einschränkungen
sofort zu Fehlermeldungen führte, während bei fehlerfreiem VHDL-Code nie eine Abweichung zwischen
den Simulationen auf Gatterebene und auf VHDL-Ebene beobachtet werden konnte, kann
der Anwender von Silcsyn auf eine detaillierte Prüfung der Netzlisten wohl verzichten.
Die Fehlerwahrscheinlichkeit ist im starken Gegensatz zur Hand-Synthese so gering, daß die
funktionale Korrektheit der Schaltungen vorausgesetzt werden kann.
Vorsicht ist jedoch geboten, was die Einhaltung der Timing-Anforderungen betrifft. Laut
Handbuch ist es möglich, Silcsyn die Frequenz des Systemtaktes anzugeben und das Programm
anzuweisen, die Laufzeiten in der gesamten Schaltung so zu optimieren, daß keine Verletzungen von
Initialisierungs- und Übernahmezeiten von Flipflops (“set-up / hold violations”) auftreten, indem
z. B. Addierer mit Ripple-Übertrag (“ripple carry”) durch Strukturen mit Parallelübertrag (“carry
look-ahead”) ersetzt werden. Auch kann automatisch eine Kontrolle erfolgen, ob dies gelungen ist.
In der Praxis zeigte sich jedoch, daß diese Optimierung bei Verwendung der Bibliothek zum Gate
Array TC140G [14] von Toshiba nicht korrekt funktionierte. Bei Tests mit hohen Taktfrequenzen
kam es sogar vor, daß sich synthetisierte Schaltungen aufgrund eklatanter Verletzungen der