DIPLOMARBEIT - FG Mikroelektronik, TU Berlin

Weitere Magazine

Empfehlungen

Info

Technische Universität Berlin Institut für Mikroelektronik Lukas Bauer Diplomarbeit Hochleistungs-Grafikprozessor in Speedchart-VHDL Abschnitt 6.3 Seite 50 Da S HI LW und S LO LW mit Nullen aufgefüllt werden, ist ein Zusammenfügen der Langworte aus dem Quellbereich im Lese-Puffer einfach möglich, indem die Werte aus S LO LW in den Lese- Puffer geschrieben und die Werte aus S HI LW mit dem Inhalt des Lese-Puffers oder-verknüpft werden (Abb. 34, Mitte). Ist der Bit-Offset SBOS L im Quellbereich größer als der im Zielbereich, tritt wie in der Abbildung der Fall ein, daß die Daten aus S HI LW beim ersten Langwort keine gültigen Daten enthalten. Somit müssen die Daten aus S LO LW an die erste Position des Lese-Puffers geschrieben werden. Anderenfalls müssen die Daten aus beiden Langworten an den ersten beiden Positionen eingetragen werden. Das Kopieren der Daten aus dem Lese-Puffer in den Zielbereich kann nun auf Langwortbasis geschehen. Falls die Bereichsgrenzen mit Byte-Grenzen zusammenfallen, kann auf ein Lesen, Ausmaskieren und Zurückschreiben der Randdaten, wie es in Abbildung 34 oben dargestellt ist, verzichtet werden, da die Randdaten dann über die CAS-Signale byteweise ausmaskiert werden können. Zielbereich: Lese-Puffer: Quellbereich: DBOS ✛✲ L ✛DBOS ✲R 0 ... 0 1 ............................... 1 1 ................ 1 0 ................... DBMASK L DBMASK R 0 ✻ ❄ DATA OUT DATA OUT ✻ ✻ ✻ ✻ ✻ ✻ ✻ ✻ (or) (or) (or) ✻ ( DBOS L – SBOS L ) ✲ ✛ SBOS L ✻ ✻ ✻ Langwort-Multiplexer, 2 Langworte auf 2 aus 9 (hier 2 aus 4) Positionen ✲ ✻ ✻ 0 ....................... 0 0 ........... 0 S HI LW / S LO LW ✻ BIT SHIFT, Bit-Multiplexer, 32 Bit auf 32 aus 64 Positionen ✻ DATA OUT ✻RAM-Lese-Daten Abbildung 34: Beispiel für den Datenfluß beim Kopieren einer Zeile mit dem PixBlT-Befehl, wobei Quell- und Zieldaten an unterschiedlichen Positionen relativ zum Langwort-Anfang beginnen ✻ ❄
Technische Universität Berlin Institut für Mikroelektronik Lukas Bauer Diplomarbeit Hochleistungs-Grafikprozessor in Speedchart-VHDL Abschnitt 6.3 Seite 51 Die Speicherzugriffe beim Kopieren der Daten sowie die Verknüpfung von Quell- und Zieldaten werden von der Controller-Einheit übernommen. Auf diese Weise können die dort vorhandenen Einheiten für Adreßrechnung und Speicherzugriffe mit verwendet werden. Die Prozessor- Einheit muß der Controller-Einheit lediglich mitteilen, an welchen Adressen die Quell- und Zieldaten beginnen. Dies geschieht in T3 im Diagramm PIXBLT (S. 136) über die Variablen SADRLW C und DADRLW C, die je nach horizontaler Bearbeitungsrichtung PBH auf die Langwort-Adressen der linken oder rechten Zeilengrenzen in Quell- und Zielbereich gesetzt werden. Anschließend werden so viele Daten aus dem Quellbereich von der Controller-Einheit angefordert, daß 8 Langworte des Lese-Puffers nach dem Lesen vollständig mit gültigen Daten gefüllt sein werden. Falls der Bit-Offset SBOS L größer als DBOS L ist, müssen dazu nicht 8, sondern 9 Langworte angefordert werden. Die Anforderung erfolgt in T3 im Diagramm PIXBLT, indem die Variable GPU RNUM auf die Anzahl der zu lesenden Langworte und GPU READ auf ’1’ gesetzt wird. Die Daten werden daraufhin von der Controller-Einheit (s. nächster Abschnitt) mit automatischer Erhöhung der Langwort- Adresse SADRLW C aus dem RAM gelesen und an den richtigen Positionen im Lese-Puffer abgelegt. Auch der Schreib-Zeiger GPU FIFO IN für den Lese-Puffer, der in T3 initialisiert wurde, wird von der Controller-Einheit automatisch erhöht. Falls beim Lesen der Quelldaten das Ende der aktuellen Zeile (Langwort-Adresse SADRLW C = SADRLW R) erreicht wird, bricht die Controller-Einheit den Lesevorgang ab und löscht die Variable GPU READ. Letzteres geschieht auch, wenn der Vorgang normal abgeschlossen wurde. Das Schreiben der Daten in den Zielspeicher wird daraufhin eingeleitet, indem in T6 im Diagramm PIXBLT das Signal GPU WRITE auf ’1’ und GPU WNUM auf 8 gesetzt wird. GPU WNUM gibt dabei an, daß die Controller-Einheit 8 Langworte in den Zielbereich schreiben soll, wenn nicht vorher das Zeilenende erreicht wird. Dabei erfolgt in der Controller-Einheit automatisch die korrekte Verknüpfung von Quell- und Zieldaten gemäß Tabelle 14. Falls, wie im Beispiel aus Abbildung 34, die Verknüpfung ” Quelle = Ziel“ ausgewählt wurde, werden dabei nur die Randdaten des Zielbereichs evtl. vor dem Schreiben gelesen. Anderenfalls werden alle Daten des Zielbereichs zunächst gelesen, mit den Quelldaten aus dem Lese-Puffer verknüpft und dann zurückgeschrieben. Das Lesen von Quelldaten und das Schreiben wiederholen sich nun so lange, bis beim Schreiben das Zeilenende erreicht wird. Dabei wird (Diagramm PIXBLT, S. 136) zwischen den Zuständen read und write gewechselt. Als Kennzeichen für ein Erreichen des Zeilenendes wird in der Controller- Einheit die Variable GPU WNUM auf den Wert 15 gesetzt. Falls keine weiteren Zeilen folgen (T8), wird die Befehlsausführung damit beendet. Der Fall, in dem die Daten von rechts nach links bearbeitet werden (PBH=’1’), ergibt sich analog (T3). 6.3.3.4 Erweiterte Speicherzugriffs-Möglichkeiten der Controller-Einheit Die Controller-Einheit muß somit zwei neue, komplexe Arten des Speicherzugriffs beherrschen: • Wenn GPU READ=’1’ ist, müssen Quelldaten ab der Langwort-Adresse SADRLW C gelesen und im Lese-Puffer, um (DBOS L – SBOS L) Bits verschoben, abgelegt werden, damit die Bit-Positionen der Daten denen im Zielbereich entsprechen. Dabei müssen die Quelladresse SADRLW C und der Pufferzeiger GPU FIFO IN automatisch erhöht werden. Die Anzahl der zu lesenden Langworte richtet sich nach GPU RNUM, wenn nicht vorher das Zeilenende erreicht wird. Am Ende der Bearbeitung muß GPU READ gelöscht werden.
Seite 1 und 2: Aufgabenstellung: Prof. Dr. Otto Ma
Seite 3 und 4: Technische Universität Berlin Inst
Seite 49: Technische Universität Berlin Inst
Seite 83 und 84: Abbildung 50: Speedchart-Diagramm V
Seite 101 und 102:
Abbildung 68: Speedchart-Diagramm V
Seite 103 und 104:
Abbildung 70: Video-Timing-Signale
Seite 105 und 106:
Abbildung 72: Video-Timing-Signale
Seite 107 und 108:
Midline Reload kurz vor Zeilenende
Seite 109 und 110:
Abbildung 76: VRAM-Reload-Signale f
Seite 111 und 112:
Newline Reload (Zeile 00F, TAP 1F8)
Seite 113 und 114:
Abbildung 80: Hierarchie der Contro
Seite 115 und 116:
Technische Universität Berlin Inst
Seite 117 und 118:
Seite 119 und 120:
Seite 121 und 122:
Seite 123 und 124:
Seite 125 und 126:
Seite 127 und 128:
Seite 129 und 130:
Seite 131 und 132:
Seite 133 und 134:
Seite 135 und 136:
Abbildung 105: Speedchart-Diagramm
Seite 137 und 138:
Seite 139 und 140:
Seite 141 und 142:
Seite 143 und 144:
Seite 145 und 146:
Abbildung 115: Schreib- und Lesezug
Seite 147 und 148:
Abbildung 117: Schreib- und Lesezug
Seite 149 und 150:
Abbildung 119: Speicherzugriffe bei
Seite 151 und 152:
Abbildung 121: Speicherzugriffe bei
Alle anzeigen

DIPLOMARBEIT - FG Mikroelektronik, TU Berlin

Erfolgreiche ePaper selbst erstellen

Template löschen?

Als Template speichern?