DIPLOMARBEIT - FG Mikroelektronik, TU Berlin

Technische Universität Berlin
Institut für Mikroelektronik
Lukas Bauer
Diplomarbeit
Hochleistungs-Grafikprozessor in Speedchart-VHDL
Abschnitt 7.3
Seite 57
Timing-Anforderungen funktional falsch verhielten, obwohl Silcsyn noch nicht einmal Verletzungen
der Zeitbedingungen von Flipflops bemerkt hatte. Derartige Fehler traten allerdings erst weit
oberhalb der Taktfrequenz des Grafikprozessors von 60 MHz auf. Wenn der Prozessor später auf
dem schnelleren TC160G [15] gefertigt wird, wird vermutlich kein Fehlverhalten auftreten. Es wäre
jedoch wünschenswert, bis zur Fertigung der Schaltung eine korrigierte Bibliothek zu bekommen,
damit sich die einwandfreie Funktion der Schaltung nicht nur auf eine vage Vermutung stützt.
Aus Zeitgründen konnten im Rahmen dieser Arbeit keine weiteren speziellen Fähigkeiten des
Synthese-Werkzeugs Silcsyn untersucht werden. Dies betrifft z. B. die automatische Berechnung
der Ausgangslasten (“fan-out”) und deren Treiber, die kapazitiven Belastungen sowie die Gewährleistung
der Testbarkeit der synthetisierten Schaltung durch die automatische Erzeugung von Teststrukturen
(“full scan path design”).
Auch Gespräche mit anderen Anwendern von Silcsyn ließen erkennen, daß die Synthese einer funktional
korrekten Schaltung nur ein erster, kleiner Schritt auf dem Weg zur Endabgabe einer integrierten
Schaltung ist. Ein automatisches Werkzeug kann nie auch nur annähernd den Umfang
an Möglichkeiten ausschöpfen, die bei einem Hand-Design gegeben sind, was sich insbesondere bei
einer Optimierung auf maximale Geschwindigkeit bemerkbar macht. Daher kann mit Sicherheit
davon ausgegangen werden, daß die Logik-Synthese in Bezug auf Gatterbedarf und Geschwindigkeit
immer einen Schritt hinter dem Hand-Design zurückbleiben wird. Auf der anderen Seite stehen
jedoch die enorme Ersparnis an Entwicklungszeit und die sehr stark reduzierte Fehlerwahrscheinlichkeit
bei der Verwendung von Logik-Synthese.
Da die Fehlerwahrscheinlichkeit – das bei integrierten Schaltungen wichtigste Maß – bei der Hand-
Synthese von immer komplexer werdenden Schaltungen gegen 1 geht, ist die Entwicklung funktionsfähiger
Schaltungen auf Dauer nur mittels Logik-Synthese möglich. Wenn das Zeitverhalten
der Schaltungen dabei nicht optimal berücksichtigt wird, können Unzulänglichkeiten immer
noch dadurch ausgeglichen werden, daß einige zeitkritische Schaltungsteile per Hand optimiert oder
vollständig neu entworfen und modular in die synthetisierte Schaltung eingefügt werden. Besonders
bei regulären Strukturen ist dieses Verfahren sinnvoll, während irreguläre Strukturen in der Regel
von der Maschine besser optimiert werden können.
Beachtlich war bei der Synthese der einzelnen Einheiten der Bedarf an Rechenleistung und Speicher.
Für die Synthese der Video-Timing- und VRAM-Reload-Einheit (Design ” VIDEO“,
2.500 VHDL-Zeilen, ca. 26.000 Gatter) benötigte eine SUN2-Station mit 64 MByte RAM etwa
16 Stunden, wobei 360 MByte virtueller Speicherplatz auf der Festplatte benötigt wurden. Da
diese Einheit nur bis zu einer Frequenz von 30 bis 40 MHz arbeiten muß und keine aufwendigen
Rechenoperationen ausgeführt werden müssen (nur 16-Bit-Additionen), wurde selbst mit der
fehlerhaften Bibliothek eine Schaltung synthetisiert, die allen Timing-Anforderungen gerecht wird.
Eine Synthese der Controller- und Prozessor-Einheit (Design ” TIM“) scheiterte bisher am zu
großen Speicherbedarf. Eine Analyse der VHDL-Datei (4600 Zeilen) unter Silcsyn war jedoch
möglich; sie lieferte keine Fehlermeldungen. Der Bedarf an Gattern wurde von Silcsyn zu 74.000
abgeschätzt. Bei diesem Design ist anzunehmen, daß bei einer maximalen Arbeitsfrequenz von
60 MHz und aufwendigen Rechenoperationen (32-Bit-Additionen mit mehreren Summanden) an
vielen Stellen Optimierungen per Hand notwendig werden.
7.3 Simulation auf VHDL- und Gatterebene
Für den Simulator VHDL2000 konnten die von Speedchart erzeugten VHDL-Dateien ebenfalls
direkt verwendet werden. Sogar die Testmuster, deren Eingabe unter Speedchart komfortabel
möglich ist, konnte Speedchart direkt in Dateien mit der korrekten Syntax umsetzen.