DIPLOMARBEIT - FG Mikroelektronik, TU Berlin

Weitere Magazine

Empfehlungen

Info

Technische Universität Berlin Institut für Mikroelektronik Lukas Bauer Diplomarbeit Hochleistungs-Grafikprozessor in Speedchart-VHDL Inhaltsverzeichnis Seite 4 Tabellenverzeichnis 61 Abbildungsverzeichnis 62 Anhang 66 A Übersicht über den Grafikprozessor ” TIM“ . . . . . . . . . . . . . . . . . . . . . . . 66 A.1 Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66 A.2 Externe Signale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69 B Timing-Diagramme der DRAMs und VRAMs . . . . . . . . . . . . . . . . . . . . . . 71 C Die Video-Timing- und VRAM-Reload-Einheit (Design ” VIDEO“) . . . . . . . . . . 78 C.1 Hierarchie und Seitenverzeichnis . . . . . . . . . . . . . . . . . . . . . . . . . 78 C.2 Speedchart-Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79 C.3 Simulationsergebnisse . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102 D Die Controller- und Prozessor-Einheit (Design ” TIM“) . . . . . . . . . . . . . . . . . 113 D.1 Hierarchie und Seitenverzeichnis . . . . . . . . . . . . . . . . . . . . . . . . . 113 D.2 Speedchart-Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114 D.3 Simulationsergebnisse . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
Technische Universität Berlin Institut für Mikroelektronik Lukas Bauer Diplomarbeit Hochleistungs-Grafikprozessor in Speedchart-VHDL 1 Moderne Werkzeuge der Logik-Synthese 1.1 Schaltungsentwurf durch Logik-Synthese Abschnitt 1.2 Seite 5 Fünfunddreißig Jahre ist es nun her, daß die ersten integrierten Schaltungen auf den Markt kamen. Waren diese noch von so geringer Komplexität (um die 10 Gatter), daß sich die Layouts per Hand auf Folien kleben ließen, so werden heute Schaltungen von 100.000 irregulären Gattern und mehr benötigt. Es ist sofort ersichtlich, daß der Entwickler hierbei die Unterstützung automatischer Werkzeuge benötigt. Da diese aber keine eigene Intelligenz oder Kreativität besitzen können, können sie dem Entwickler nur ” stupide“ Arbeiten nach einfachen Regeln (einschließlich Mutation und Selektion) abnehmen. Für viele Anwendungen akzeptiert werden heute Auto-Router, die das Layout zu einer Schaltung erstellen können. Doch auch der Entwurf synchroner Zustandsmaschinen (“finite state machine”, FSM) gehorcht so einfachen Regeln, daß er sich automatisieren läßt. Ausgangspunkt ist hierbei eine computerlesbare Form der Schaltungsspezifikation mittels einer Hardware- Beschreibungssprache wie z. B. VHDL. Ein Syntheseprogramm kann diese Beschreibung dann in eine Zustandsmaschine umsetzen, was dem Entwickler nicht nur Arbeit abnimmt, sondern auch Fehler bei der Aufstellung von Übergangsgleichungen etc. vermeidet und den Aufwand bei Änderungen, wie der Einführung von neuen Zuständen, von einem kompletten Neu-Entwurf des Schaltungsteils auf eine kleine Ergänzung im VHDL-Text reduziert. Mit modernen Synthese-Werkzeugen auf VHDL-Basis lassen sich heute (zumindest in der Theorie) nahezu alle Schaltungen realisieren, die im wesentlichen Synchronschaltwerke darstellen. Ein Grafikprozessor, gefertigt als CMOS Gate Array, ist ein typisches Beispiel hierfür. Doch auch angesichts der Produktivitätssteigerung, die die Verwendung von Logik-Synthese mit sich bringt, ist die Komplexität der benötigten Schaltungen in den letzten Jahren schneller gewachsen als die Effizienz der Entwurfsmethoden. Versucht man, die immer komplexer werdenden Schaltungen mit herkömmlichen Methoden zu entwerfen, so steigen nicht nur Personalaufwand und Entwicklungszeit in Grenzenlose. Die Fehlerwahrscheinlichkeit sowie Kommunikations-, Spezifikations- und Schnittstellenprobleme machen weitere Komplexitätssteigerungen ohne eine Revolutionierung der Design-Methoden ab einem bestimmten Punkt unmöglich [16]. So ist auch am Institut für Mikroelektronik der TU Berlin bei der Entwicklung des Grafikprozessors zunächst der Versuch unternommen worden, ihn mittels Schaltplan-Eingabe zu realisieren. Nach etwa drei Mannjahren Arbeit kamen die Beteiligten zu den im vorigen Absatz dargestellten Erkenntnissen und stellten das Projekt ein, das nun im Rahmen dieser Diplomarbeit komplett neu begonnen wurde. 1.2 Speedchart-VHDL als grafisches Eingabe-Werkzeug für VHDL Teil der Aufgabenstellung dieser Arbeit war die Untersuchung der Möglichkeiten, den Grafikprozessor mit dem neuen Programm ” Speedchart-VHDL“ [3] zu entwickeln, das die Eingabe von VHDL mittels einer grafischen Benutzeroberfläche unter Verwendung erweiterter Zustandsmaschinen erlaubt. Obwohl der Hersteller das Programm zunächst hauptsächlich als Werkzeug zur Spezifikation und Simulation konzipiert hatte, sollte hier die mögliche Bedeutung von Speedchart in Verbindung mit Synthese-Werkzeugen untersucht werden. Die zustandsorientierte Eingabe von VHDL könnte eine Revolutionierung der Design-Methoden bedeuten.
Seite 1 und 2: Aufgabenstellung: Prof. Dr. Otto Ma
Seite 3: Technische Universität Berlin Inst
Seite 7 und 8: Technische Universität Berlin Inst
Seite 55 und 56:
Technische Universität Berlin Inst
Seite 57 und 58:
Seite 59 und 60:
Seite 61 und 62:
Seite 63 und 64:
Seite 65 und 66:
Seite 67 und 68:
Seite 69 und 70:
Seite 71 und 72:
Seite 73 und 74:
Seite 75 und 76:
Seite 77 und 78:
Seite 79 und 80:
Seite 81 und 82:
Seite 83 und 84:
Abbildung 50: Speedchart-Diagramm V
Seite 85 und 86:
Seite 87 und 88:
Seite 89 und 90:
Seite 91 und 92:
Seite 93 und 94:
Seite 95 und 96:
Seite 97 und 98:
Seite 99 und 100:
Seite 101 und 102:
Seite 103 und 104:
Abbildung 70: Video-Timing-Signale
Seite 105 und 106:
Abbildung 72: Video-Timing-Signale
Seite 107 und 108:
Midline Reload kurz vor Zeilenende
Seite 109 und 110:
Abbildung 76: VRAM-Reload-Signale f
Seite 111 und 112:
Newline Reload (Zeile 00F, TAP 1F8)
Seite 113 und 114:
Abbildung 80: Hierarchie der Contro
Seite 115 und 116:
Seite 117 und 118:
Seite 119 und 120:
Seite 121 und 122:
Seite 123 und 124:
Seite 125 und 126:
Seite 127 und 128:
Seite 129 und 130:
Seite 131 und 132:
Seite 133 und 134:
Seite 135 und 136:
Abbildung 105: Speedchart-Diagramm
Seite 137 und 138:
Seite 139 und 140:
Seite 141 und 142:
Seite 143 und 144:
Seite 145 und 146:
Abbildung 115: Schreib- und Lesezug
Seite 147 und 148:
Abbildung 117: Schreib- und Lesezug
Seite 149 und 150:
Abbildung 119: Speicherzugriffe bei
Seite 151 und 152:
Abbildung 121: Speicherzugriffe bei
Alle anzeigen

DIPLOMARBEIT - FG Mikroelektronik, TU Berlin

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?