DIPLOMARBEIT - FG Mikroelektronik, TU Berlin

Technische Universität Berlin
Institut für Mikroelektronik
Lukas Bauer
A: \/\/\/\/\/ Adr. \/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/
D: \/\/\/\/\/ Schreib-Daten \/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/
RS: \/\/\/\/\/ RS \/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/
BS:
Diplomarbeit
Hochleistungs-Grafikprozessor in Speedchart-VHDL
\/\/\/\/\/ Maske \/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/
HWE: \/\/\/\/\ /\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/
AS: \ ✄✲ /
RDY: / ✁ ✂✲ \
❤1 ❤ 2 ❤ 3 ❤ 4 ❤ 5
TIM schreibt
Daten
Abbildung 26: Schreibzugriff bei nicht gemultiplextem
Bus.
Abschnitt 5.2
Seite 37
A: \/\/\/\/\/ Adr. \/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/
D: \/\/\/\/〉 〈Lese-Daten〉 〈\/\/\/\/\/\/\/
RS: \/\/\/\/\/ RS \/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/
BS:
\/\/\/\/\/ Maske \/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/
HWE: \/\/\/\// \\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/
AS: \ ✄✲ /
RDY: / ✁ ✂✲ \
❤1 ❤ 2 ❤ 3 ❤ 4 ❤ 5 ❤ 6
TIM liest
Daten
Abbildung 27: Lesezugriff bei nicht gemultiplextem Bus.
Auch bei Lesezugriffen (Abbildung 27) kann die DS-Leitung entfallen, wenn der Host bereits zu
Beginn der Adreßphase ( ❤ 1 ) den Datenbus in den hochohmigen Zustand versetzt.
5.2.4 Beschleunigter Handshake
Falls der Host zwischen zwei Bus-Zugriffen darauf wartet, daß RDY wieder inaktiv wird, kann
bei Schreibzugriffen ein beschleunigter Handshake durchgeführt werden. Dabei aktiviert TIM
die RDY-Leitung bereits unmittelbar nach der Datenübernahme in die TIM-internen Register,
bei gemultiplexten Bussen also nach der fallenden Flanke von DS (Abbildung 28, ❤ 4 / ❤ 5 ), bei nicht
gemultiplexten Bussen nach der fallenden Flanke von AS (Abbildung 29, ❤ 2 / ❤ 3 ).
Der Vorteil liegt darin, daß der Host den Zugriff daraufhin bereits abschließen und z. B. die nächsten
Befehle aus dem Cache ausführen kann. Vor einem weiteren Bus-Zugriff allerdings muß er auf
die Deaktivierung des RDY-Signals durch TIM warten. Dies geschieht, wenn TIM den internen
Schreibzugriff abgeschlossen hat und bereit ist, neue Daten anzunehmen.
Doch selbst wenn zwei Bus-Zugriffe unmittelbar aufeinander folgen, bedeutet die verfrühte Aktivierung
des RDY-Signals einen Geschwindigkeitsvorteil, da der wechselseitige Handshake bei Abschluß
des Zugriffs gespart wird (RDY und AS, vgl. Abb. 24 und 26).
Beschleunigte Handshakes werden von TIM durchgeführt, wenn das Registerbit FASTRDY auf ’1’
gesetzt ist.
AD: \/\/\/\/\/ Adr. \/\/\/\/\/ Daten \/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/
RS: \/\/\/\/\/ RS \/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/
BS:
\/\/\/\/\/ Maske \/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/
HWE: \/\/\/\/\ /\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/
AS: \ ✄✲ /
DS: \ /
RDY: / ✁ \
❤1 ❤ 2 ❤ 3 ❤ 4 ❤ 5 ❤ 6
TIM schreibt
Daten
Abbildung 28: Schreibzugriff bei gemultiplextem Bus mit
beschleunigtem Handshake.
A: \/\/\/\/\/ Adr. \/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/
D: \/\/\/\/\/ Daten \/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/
RS: \/\/\/\/\/ RS \/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/
BS:
\/\/\/\/\/ Maske \/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/
HWE: \/\/\/\/\ /\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/\/
AS: \ ✄✲ /
RDY: / ✁ \
❤1 ❤ 2 ❤ 3 ❤ 4 ❤ 5
TIM schreibt
Daten
Abbildung 29: Schreibzugriff bei nicht gemultiplextem
Bus mit beschleunigtem Handshake.
Ein beschleunigter Handshake bei Lesezugriffen ist nicht möglich, da der Host einen Lesezugriff
nicht abschließen kann, bevor die zu lesenden Daten von TIM bereitgestellt wurden.