Diplomarbeit - Eingebettete Systeme - Technische Universität ...

5 Simulation
Name des Simulink-Modells Beschreibung
Simulation des zeitkontinuierlichen Phasen-
continuous_phase_model modells zur Validierung der Übertragungsfunktionen
(2.26) und (2.27).
Simulation einer idealen zeitkontinuierlichen
continuous_ideal_pll PLL zur Validierung des Phasenmodells und
zur Simulation des Einfangbereichs.
Simulation einer idealen zeitkontinuierlichen
continuous_ideal_offset_pll Offset-PLL nach der direkten Methode mit
Addition der Phasensignale.
Simulation des zeitdiskreten Phasenmodells
discrete_phase_model mit DDS zur Validierung der Übertragungsfunktionen
(2.69) und (2.70).
Simulation einer idealen zeitdiskreten PLL
discrete_ideal_pll
zur Validierung des Phasenmodells und zur
Simulation des Einfangbereichs.
Simulation der in Kapitel 3.2 beschriebenen
discrete_phasedomain_pll
Binärzähler-PLL-Architektur.
Simulation der in Kapitel 3.3 beschriebe-
discrete_adpll
nen PLL-Architektur (ADPLL) ohne Frequenzoffset.
discrete_offset_adpll Simulation der ADPLL mit Frequenzoffset.
discrete_offset_
Simulation der ADPLL mit Frequenzoffset
upsampling_adpll
und Abtastratenerhöhung.
Simulation der ADPLL mit Frequenzoffset
discrete_offset_
und Abtastratenerhöhung unter Berücksich-
upsampling_adpll_vhdl
tigung aller VHDL-Komponenten.
84
Tabelle 5.1: Realisierte Simulink-Modelle