Diplomarbeit - Eingebettete Systeme - Technische Universität ...

∆φ [°]
4
2
0
−2
−4
0 0.2 0.4 0.6 0.8
t [s]
(a) 1 Hz Frequenzrampe
∆φ [°]
4
2
0
−2
6.2 Ausblick
−4
0 0.01 0.02 0.03
t [s]
0.04 0.05
(b) 17,5 Hz Frequenzrampe
Abbildung 6.5: Messung des Phasenfehlers bei frequenzdynamischen Eingangssignalen
6.2 Ausblick
In dieser Arbeit konnte gezeigt werden, dass eine leistungsfähige Offset-LO Implementierung
mit den zur Verfügung stehenden Komponenten möglich ist.
Die Bus-Schnittstelle zwischen FIB und ADC/DAC-FAB wurde als Engpass für die
Abtastraten der Wandler aufgedeckt. Eine Möglichkeit für eine Verbesserung wäre der
Austausch des CPLD-Bausteins des ADC/DAC-FAB durch einen größeren FPGA.
Damit könnte der Offset-LO auf dem ADC/DAC-FAB implementiert werden und
wäre damit in der Lage, die volle Datenrate der Wandler zu verarbeiten. Das FIB
hätte dabei eine rein steuernde Funktion.
Eine weitere Verbesserungsmöglichkeit wäre die Implementierung einer automatischen
Verstärkungsregelung (AGC) zur Reduktion des Amplitudenfehlers der Hilberttransformation.
In einer Simulation konnte gezeigt werden, dass die Verwendung
einer einfachen AGC die Phasengenauigkeit des Offset-LO weiter verbessert. Dies
führt jedoch zu einer komplexeren Dynamik des Gesamtsystems.
99