Diplomarbeit - Eingebettete Systeme - Technische Universität ...

Empfehlungen

Info

Inhaltsverzeichnis 2.4.5 Stationäre Genauigkeit . . . . . . . . . . . . . . . . . . . . . . 30 2.4.6 Zeitverhalten . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 2.4.7 Stabilität . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 2.4.8 Bodediagramm . . . . . . . . . . . . . . . . . . . . . . . . . . 34 2.5 Fang- und Ausrastbereich . . . . . . . . . . . . . . . . . . . . . . . . 34 2.6 Einsatz einer PLL als Offset-LO . . . . . . . . . . . . . . . . . . . . . 37 2.7 Grundlagen der Phasendetektion . . . . . . . . . . . . . . . . . . . . 38 2.7.1 Phasendetektoren für rechteckförmige Signale . . . . . . . . . 38 2.7.2 Phasendetektoren für sinusförmige Signale . . . . . . . . . . . 42 2.7.3 Erzeugung eines analytischen Signals . . . . . . . . . . . . . . 44 2.7.4 Erweiterung des PLL-Einfangbereichs durch Phase Unwrapping 47 3 Realisierungskonzepte 51 3.1 Beschreibung der zur Verfügung stehenden Komponenten . . . . . . . 51 3.1.1 Das FPGA Interface Board . . . . . . . . . . . . . . . . . . . 51 3.1.2 Das DDS-FIB Adapter Board . . . . . . . . . . . . . . . . . . 53 3.1.3 Das ADC/DAC-FIB Adapter Board . . . . . . . . . . . . . . 54 3.2 Realisierungskonzept eines Offset-LOs mit FIB und DDS-FAB . . . . 55 3.3 Realisierungskonzept eines Offset-LOs mit FIB und ADC/DAC-FAB 56 4 Implementierung 59 4.1 Entwurfsablauf . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 4.2 Interface zu ADC/DAC-FAB . . . . . . . . . . . . . . . . . . . . . . . 60 4.3 Zahlendarstellung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 4.4 Aufbau der ADPLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 4.5 Implementierung der Interpolationsfilter . . . . . . . . . . . . . . . . 62 4.5.1 Anforderungen an die Interpolationsfilter . . . . . . . . . . . . 62 4.5.2 Frequency Sampling Filter . . . . . . . . . . . . . . . . . . . . 63 4.5.3 Entwurf der Interpolationsfilter . . . . . . . . . . . . . . . . . 67 4.6 Implementierung des analytischen Filters . . . . . . . . . . . . . . . . 68 4.7 Implementierung der komplexen Multiplikation . . . . . . . . . . . . . 72 4.8 Implementierung der PLL-Komponenten . . . . . . . . . . . . . . . . 73 4.8.1 Phasendetektor . . . . . . . . . . . . . . . . . . . . . . . . . . 73 4.8.2 Direct Digital Synthesizer . . . . . . . . . . . . . . . . . . . . 74 4.8.3 PI-Regler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75 4.8.4 Tiefpassfilter . . . . . . . . . . . . . . . . . . . . . . . . . . . 76 4.8.5 Phase Unwrap . . . . . . . . . . . . . . . . . . . . . . . . . . . 78 4.9 Ressourcenbedarf und Verzögerungszeiten der Komponenten . . . . . 81 5 Simulation 83 5.1 PLL-Bibliothek für Matlab/Simulink . . . . . . . . . . . . . . . . . . 83 5.2 Verifikation des zeitkontinuierlichen Phasenmodells . . . . . . . . . . 86 viii
Inhaltsverzeichnis 5.3 Simulation der Offset-ADPLL mit implementierten VHDL Komponenten 87 6 Ergebnisse 95 6.1 Messergebnisse . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95 6.1.1 Phasenauflösung des DSP-Systems . . . . . . . . . . . . . . . 95 6.1.2 Messung der Sprungantwort des Offset-LO . . . . . . . . . . . 96 6.1.3 Messung eines phasenmodulierten Signals . . . . . . . . . . . . 97 6.1.4 Phasenfehler bei frequenzdynamischen Eingangssignalen . . . 98 6.2 Ausblick . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99 Literaturverzeichnis 101 7 Abkürzungen 105 ix
Seite 1: Technische Universität Darmstadt I
Seite 5 und 6: Zusammenfassung Die vorliegende Arb
Seite 7: Inhaltsverzeichnis Zusammenfassung
Seite 13 und 14: Abbildungsverzeichnis 1.1 Aufbau de
Seite 15 und 16: Notation a(t) Hüllkurve AB AD an g
Seite 17 und 18: h Harmonischenzahl H(s),H(z) Führu
Seite 19 und 20: 1 Hintergründe Ziel dieser Arbeit
Seite 21 und 22: 1.3 Prinzip eines Synchrotrons (p-L
Seite 23 und 24: 1.4 Regelungssysteme der Synchrotro
Seite 25 und 26: 1.5 Das DSP-System und Amplitudenin
Seite 27: 1.5 Das DSP-System wird. Durch eine
Seite 30 und 31: 2 Grundlagen der Phase-Locked Loop
Seite 58 und 59:
2 Grundlagen der Phase-Locked Loop
Seite 60 und 61:
Seite 62 und 63:
Seite 64 und 65:
Seite 66 und 67:
Seite 69 und 70:
3 Realisierungskonzepte Bei der GSI
Seite 71 und 72:
3.1 Beschreibung der zur Verfügung
Seite 73 und 74:
3.2 Realisierungskonzept eines Offs
Seite 75 und 76:
3.3 Realisierungskonzept eines Offs
Seite 77 und 78:
4 Implementierung 4.1 Entwurfsablau
Seite 79 und 80:
4.3 Zahlendarstellung 4.3 Zahlendar
Seite 81 und 82:
4.5 Implementierung der Interpolati
Seite 83 und 84:
4.5 Implementierung der Interpolati
Seite 85 und 86:
4.5.3 Entwurf der Interpolationsfil
Seite 87 und 88:
4.6 Implementierung des analytische
Seite 89 und 90:
4.6 Implementierung des analytische
Seite 91 und 92:
|H(e jω )| [dB] 20 10 0 −10 −2
Seite 93 und 94:
4.8 Implementierung der PLL-Kompone
Seite 95 und 96:
4.8 Implementierung der PLL-Kompone
Seite 97 und 98:
|F LP (e jω )| [dB] 10 0 −10 −
Seite 99:
4.9 Ressourcenbedarf und Verzögeru
Seite 102 und 103:
5 Simulation Name des Simulink-Mode
Seite 104 und 105:
5 Simulation 5.2 Verifikation des z
Seite 106 und 107:
5 Simulation ∆φ(t) [°] ∆φ(t)
Seite 108 und 109:
5 Simulation Das Simulink-Modell en
Seite 110 und 111:
5 Simulation Parameter Symbol Wert
Seite 113 und 114:
6 Ergebnisse 6.1 Messergebnisse Nac
Seite 115 und 116:
Abbildung 6.2: Messaufbau zur Besti
Seite 117:
∆φ [°] 4 2 0 −2 −4 0 0.2 0.
Seite 120 und 121:
Literaturverzeichnis [Gar05] Gardne
Seite 122 und 123:
Literaturverzeichnis Radio Frequenc
Seite 124 und 125:
7 Abkürzungen FSF Frequency Sampli
Alle anzeigen

Diplomarbeit - Eingebettete Systeme - Technische Universität ...

Erfolgreiche ePaper selbst erstellen

Template löschen?

Als Template speichern?