Diplomarbeit - Eingebettete Systeme - Technische Universität ...
Diplomarbeit - Eingebettete Systeme - Technische Universität ...
Diplomarbeit - Eingebettete Systeme - Technische Universität ...
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
Zusammenfassung<br />
Die vorliegende Arbeit wurde im Rahmen der Kooperation des Fachgebietes Mikroelektronische<br />
<strong>Systeme</strong> (MES) der <strong>Technische</strong>n <strong>Universität</strong> Darmstadt mit der Abteilung<br />
Hochfrequenztechnik und Beschleunigungsstrukturen der Gesellschaft für Schwerionenforschung<br />
(GSI) erstellt.<br />
Die GSI betreibt Beschleunigeranlagen für Ionenstrahlen, für deren Hochfrequenzanlagen<br />
zum Teil aufwendige Regelungssysteme notwendig sind. Zur Lösung dieser<br />
Regelungsaufgaben wurde in der Vergangenheit ein universelles System entwickelt,<br />
das neben einer analogen Vorverarbeitung auf digitalen DSP- und FPGA-<br />
Technologien basiert. Auf Grundlage existierender Baugruppen sollte für dieses sogenannte<br />
DSP-System ein neuer, digitaler Offset-Lokaloszillator (Offset-LO) unter<br />
Verwendung eines FPGA entwickelt werden.<br />
Ein Offset-LO arbeitet nach dem Prinzip einer phase locked loop (PLL). Die notwendigen<br />
Grundlagen für die in dieser Arbeit verwendeten digitalen PLL-Algorithmen<br />
einschließlich der DDS-Technologie werden ausführlich hergeleitet. Ausgehend vom<br />
Modell einer zeitkontinuierlichen PLL wird ein Entwurfsverfahren zur Bestimmung<br />
der Reglerkonstanten einer zeitdiskreten PLL vorgestellt. Für die resultierende zeitdiskrete<br />
Typ-II-PLL wird der Stabilitätsbereich für beliebige Ordnungen der Übertragungsfunktion<br />
angegeben. Darüber hinaus wird das Verhalten im Zeit- und Frequenzbereich<br />
dargestellt. Weiterhin werden Formeln zur stationären Genauigkeit dieser<br />
PLL-Architektur entwickelt.<br />
Der Fangbereich stellt ein wichtiges Kriterium dar, das den nutzbaren Frequenzbereich<br />
einer PLL vorgibt. Um diesen abschätzen zu können, wurde eine analytische<br />
Lösung für die Ausrastfrequenz hergeleitet. Des Weiteren konnte ein Verfahren entwickelt<br />
werden, dass den Fangbereich einer digitalen PLL erweitert.<br />
Aufgrund der Komplexität sowie der limitierten Ressourcen des verwendeten<br />
Altera © -Cyclone © -FPGAs, wurden einige Komponenten wie z.B. digitale Filter<br />
auf Algorithmenebene so optimiert, dass eine Implementierung ohne Multiplizierer<br />
möglich wurde. Des Weiteren wurden Pipeline-Methoden verwendet, um den erforderlichen<br />
Datendurchsatz zu erreichen.<br />
Es wurden Simulationswerkzeuge genutzt, die zum einen die frühe Simulation eines<br />
abstrakten Modells zur Auslegung des Systems und zum anderen die Einbindung<br />
v