Diplomarbeit - Eingebettete Systeme - Technische Universität ...

Abbildung 2.19: Aufbau des Phase-Unwrap
2.7 Grundlagen der Phasendetektion
Die beiden Vergleicher liefern ein Signal 1“, wenn die Differenzphase größer als π
”
bzw. kleiner als −π ist. Dementsprechend wird auf einen Phasenakkumulator (ϕACC)
2π hinzuaddiert oder abgezogen. Der Phasenakkumulator wird permanent der Eingangsphase
hinzuaddiert. Tritt kein Phasensprung auf, liefern beide Vergleicher eine
” 0“, und der Phasenakkumulator hält seinen letzten Wert. In Abschnitt 4.8.5 wird
eine effiziente Implementierung dieser Architektur gezeigt.
Mit einer Erweiterung des Phasenwortes um sieben Bit wird die maximal detektierbare
Phase um ϕdet,max = 2 7 · 180°= 23040° erweitert. Mit dem in (2.82) ermittelten
Wert für die Eigenfrequenz, einer Dämpfung von ζ =0,707, sowie einem Eingangsteiler
zu Ni =1 ergibt sich
∆fP O = 13, 9 MHz .
Somit arbeitet die PLL immer im linearen Bereich.
49