Diplomarbeit - Eingebettete Systeme - Technische Universität ...

4.6 Implementierung des analytischen Filters
Abbildung 4.11: Aufbau des Hilbert-Filters
Mit Hilfe der Matlab ©
” Filter Design HDL Coder“ Toolbox lässt sich aus berechneten
Filtern der Filter Design Toolbox VHDL- oder Verilog-Code generieren.
Für Festkomma-Implementierungen müssen die Koeffizienten zuvor mit Hilfe der
Fixed-Point Toolbox in eine Festkomma-Darstellung konvertiert werden. Die Fil-
”
ter Design HDL Coder“ ist in der Lage, punktsymmetrische Filter zu implementieren
(Filter-Typ dfasymfir). Leider ist hierbei die Platzierung der Pipeline-Register so
ungünstig, dass die erforderliche Abtastfrequenz von 120 MHz nicht realisierbar war.
Nach Konvertierung in ein direct form FIR Filter (Filter-Typ dffir) war die Platzierung
der Pipeline-Register günstiger. Es benötigte durch die vielen Multiplizierer
jedoch 1121 LE (18,75% des verwendeten FPGA) und erreichte nur 98 MHz, obwohl 5
Pipeline-Stufen verwendet wurden. Nachdem im letzten Schritt der Implementierung
das Design nicht mehr auf dem FPGA platziert werden konnte, wurde dieses Filter
von Hand neu implementiert und dabei nach Abbildung 4.11 optimiert. Das Ergebnis
benötigte nur noch 336 LE (5,6%) bei zwei Takten Verzögerung und maximal 248
MHz Taktfrequenz.
Das optimierte Hilbert-Filter kann in Eingangs-, Ausgangs- und interner Wortbreite
frei konfiguriert werden. Um das Ergebnis zu überprüfen, wurde die VHDL-
Komponente mit dem DSP Builder © in ein Simulink-Modell übersetzt und mit dem
idealen Filter verglichen (Abbildung 4.12). Um den Frequenzgang zu ermitteln, wurde
ein Einheitspuls (Dirac-Impuls) auf das Simulink-Modell gegeben und anschließend
die Antwort mit einer FFT in Matlab © untersucht. Abbildung 4.13 zeigt das Ergebnis
der so ermittelten Frequenzgänge des implementierten analytischen Filters mit einer
internen Wortbreite von 16 Bit und 32 Bit. Die Ein- und Ausgangswortbreiten betrugen
jeweils 16 Bit. Außerdem ist der Frequenzgang des idealen analytischen Filters
71