Diplomarbeit - Eingebettete Systeme - Technische Universität ...

2.7 Grundlagen der Phasendetektion
Allen drei Digitalschaltungen ist gemein, dass sie ein pulsweitenmoduliertes
(PWM) Signal erzeugen, dessen Pulsbreite proportional zur Phasendifferenz zweier
Eingangssignale ist. Wird dieses PWM-Signal anschließend gefiltert, ergibt sich
eine zur Phase proportionale Spannung. Im CMOS PLL IC 74HC4046 sind alle
drei Phasendetektoren implementiert, da sie abhängig von den PLL-Parametern
unterschiedlich gute Eigenschaften aufweisen. Für eine detaillierte Beschreibung
dieser Schaltungen siehe z.B. [Bes93].
Abbildung 2.13: Aufbau des Phasen-Frequenz-Detektors
Darstellung eines PWM-Signals
Ein PWM Signal trägt seine Information in dem Verhältnis zwischen Puls- und Pausenzeit.
Diese Information kann durch Integration über eine Periode zurückgewonnen
werden
x(n) = 1
T
� T
0
x(t + nT )dt , (2.95)
wobei n die betrachtete Periode des Signals darstellt. Ist das PWM-Signal nicht periodisch
oder ist die Periode unbekannt, so kann x als zeitkontinuierliches Signal
�x(t) = 1
�T
� t+ � T
t
x(t)dt (2.96)
angenähert werden, solange sich das Signal x(n) nur sehr langsam gegenüber der
Integrationszeit � T ändert und � T ≫ T .
Binärzähler als Phasendetektor mit erweitertem Detektionsbereich
Im Folgenden soll ein Phasendetektor erläutert werden, der auf Binärzählern basiert.
In [TS02] ist ein ähnlicher Aufbau mit DACs in einem analogen Phasendetektor als
” PLL mit erweitertem Einfangbereich“ beschrieben. Den Aufbau für zwei Eingangssignale
zeigt Abbildung 2.14. Er besteht im Wesentlichen aus zwei Binärzählern
39