Diplomarbeit - Eingebettete Systeme - Technische Universität ...

4.9 Ressourcenbedarf und Verzögerungszeiten der Komponenten
4.9 Ressourcenbedarf und Verzögerungszeiten der
Komponenten
Die Ergebnisse der Synthese der implementierten Komponenten sind in Tabelle 4.4
zusammengefasst. Es werden insgesamt etwa 90% der FPGA Logik-Ressourcen und
etwa 58% des eingebetteten Speichers benötigt. Außerdem sind die Verzögerungszeiten
in ganzen Takten eingetragen. Die für die PLL relevanten Verzögerungszeiten
betragen D = 28 (unterer Teil der Tabelle). Das Verhältnis zwischen D und fs/fn
beträgt ca. 4 · 10 −3 und liegt somit einen Faktor 2,5 unter dem Kriterium (2.83).
Komponente LE-Bedarf Speicherbedarf [Bit] Verzögerung
Abtastratenerhöhung HF 790 0 62
Abtastratenerhöhung ZF 752 0 36
Analytisches Filter 358 0 7
Komplexe Multiplikation 1045 0 3
Phasendetektor (Cordic) 403 0 18
DDS 99 53248 3
PI-Regler 1694 0 2
Tiefpassfilter 191 0 3
Phase Unwrap 59 0 2
Summe 5391 53248 136
Tabelle 4.4: Syntheseergebnisse und Verzögerungszeiten der Komponenten
81