Diplomarbeit - Eingebettete Systeme - Technische Universität ...
Diplomarbeit - Eingebettete Systeme - Technische Universität ...
Diplomarbeit - Eingebettete Systeme - Technische Universität ...
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
2 Grundlagen der Phase-Locked Loop<br />
(Addierer und Register), die von den Eingangssignalen getaktet werden. Anschließend<br />
wird die Differenz der beiden Zähler gebildet. Alle Zähler arbeiten modulo 2 M , wobei<br />
M die Wortbreite bezeichnet. Abbildung 2.15 zeigt beispielhaft die Funktionsweise an<br />
zwei Eingangssignalen mit gleicher Frequenz und konstantem Phasenversatz von 90°<br />
für eine Wortbreite von M = 3. Die Werte der Zähler sind in der Zweierkomplement-<br />
Darstellung kodiert. Der Ausgangswert des Phasendetektors ändert seinen Wert<br />
maximal um eins und codiert die Phasendifferenz in seiner Pulsbreite von 1/4 · 360°.<br />
Der Ausgangswert der Zähler entspricht einem quantisierten Phasensignal, das aus<br />
Frequenzteilung des jeweiligen Eingangssignals um 2 3 = 8 hervorgehen würde. Dies<br />
ist in Abbildung 2.15 gestrichelt eingezeichnet. Die Differenz dieser Signale entspricht<br />
exakt dem Mittelwert des Ausgangssignals und ist ebenfalls gestrichelt eingezeichnet.<br />
Abbildung 2.14: Aufbau des Binärzähler-Phasendetektors<br />
In Abbildung 2.16 ist das Verhalten bei Eingangssignalen mit unterschiedlicher<br />
Frequenz und identischer Nullphasenlage dargestellt. Wieder lässt sich dies anhand<br />
der gestrichelt eingezeichneten Phasensignale erklären. Das Ausgangssignal entspricht<br />
auch diesmal dem Differenzsignal der Phasensignale, die aus den Eingangssignalen<br />
resultieren würden, wenn man sie vorher in der Frequenz durch 8 teilt. Als Phasendetektor<br />
einer PLL führt dieses Verhalten zu einem Fehlersignal, welches bis zum<br />
Überlauf der Zähler proportional zum Frequenzfehler steigt. Gelingt dem Regler die<br />
Korrektur der Frequenz vor einem Überlauf, arbeitet die PLL im linearen Bereich.<br />
Die maximal detektierbare Phase beträgt für diesen Phasendetektor<br />
ϕmax,det = 2 M−1 · 2π . (2.97)<br />
Im Aufbau nach Abbildung 2.14 wurde vereinfachend angenommen, dass die abschließende<br />
Subtraktion zeitkontinuierlich erfolgt. Dies ist in digitalen <strong>Systeme</strong>n nicht<br />
ohne Übergangswerte möglich. Spätestens für die numerische Integration muss eine<br />
Abtastung der Werte erfolgen. Da die Phaseninformation in der Pulsbreite enthalten<br />
ist, entsteht dadurch ein unvermeidbarer Fehler. Die Phasenzähler arbeiten völlig<br />
40