Diplomarbeit - Eingebettete Systeme - Technische Universität ...
Diplomarbeit - Eingebettete Systeme - Technische Universität ...
Diplomarbeit - Eingebettete Systeme - Technische Universität ...
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
3.1 Beschreibung der zur Verfügung stehenden Komponenten<br />
3.1.2 Das DDS-FIB Adapter Board<br />
Das DDS-FIB Adapter Board (DDS-FAB) ist eine Erweiterungskarte, die das FIB<br />
um einen DDS-Synthesizer erweitert [MW05]. Abbildung 3.2 zeigt das DDS-FAB,<br />
das auf der FIB-Platine aufgesteckt ist. Dieser Aufbau wird u.a. dazu verwendet,<br />
das Hochfrequenzsignal für die Beschleunigung zu erzeugen [Elf05], [Kum06a]. Dazu<br />
wird der integrierte DDS-Synthesizer Chip AD9854AST von Analog Devices eingesetzt<br />
[Ana06]. Die Digital/Analog-Umsetzer sind auf diesem IC bereits integriert.<br />
Darüber hinaus sind weitere Einheiten für verschiedene digitale Modulationsarten<br />
(FSK, BPSK), ein PLL-Baustein zur Taktfrequenzvervielfachung (Faktor 4 bis 20),<br />
ein IQ-Amplituden-Modulator und einige weitere Funktionen integriert.<br />
Abbildung 3.2: DDS FIB Adapter Board, aufgesteckt auf die FIB-Platine<br />
Dieser DDS-Baustein kann mit einer Taktfrequenz von bis zu 200 MHz betrieben<br />
werden. Die parallele 8 Bit Schnittstelle unterstützt Datenraten von bis zu 95<br />
MByte/s. Das Frequenzwort (FTW) hat eine Wortbreite von 48 Bit. Somit wird bei<br />
200 MHz Taktfrequenz eine Frequenzauflösung von 710nHz erreicht. Die interne Phasenwortbreite<br />
der Sinus-/Cosinus-Tabelle beträgt 17 Bit, die Amplitudenwortbreiten<br />
der integrierten DACs betragen 12 Bit. Somit werden SFDR-Werte von besser 60 dBc<br />
erreicht.<br />
Mit diesen Werten ist diese Leiterplatte prinzipiell für die Anwendung als Offset-<br />
LO geeignet. Die Verwendung eines separaten DDS hat jedoch den Nachteil, dass der<br />
FPGA keinen direkten Zugriff auf die Phasen- oder Amplitudenwerte hat. Das HF-<br />
Ausgangssignal des DDS ist deshalb als phasensynchrones Digitalsignal auf einen<br />
FPGA-Pin geführt. Die Eingangssignale des Offset-LO werden über die beiden<br />
Hochfrequenz-Takteingänge mit Hilfe von Komparatoren phasengetreu in Digital-<br />
53