Diplomarbeit - Eingebettete Systeme - Technische Universität ...

5.3 Simulation der Offset-ADPLL mit implementierten VHDL Komponenten
∆φ(t) [°]
200
150
100
50
0
Amplitudenmodell
Phasenmodell
−50
0 0.5 1
t [s]
1.5 2
Abbildung 5.2: Phasenfehler bei einem Phasensprung von 180°
5.3 Simulation der Offset-ADPLL mit
implementierten VHDL Komponenten
In diesem Abschnitt soll das komplexeste Modell beschrieben werden
(discrete_offset_upsampling_adpll_vhdl). In Abbildung 5.4 ist das Simulink-
Blockschaltbild der obersten Ebene zu sehen. In diesem sind alle Komponenten als
Simulink-Modell sowie als VHDL-Implementierung realisiert. Welches Modell der
jeweiligen Komponente verwendet werden soll, kann über Schalter aus einem Matlab-
Skript bestimmt werden. Somit war es möglich, direkt zu unterscheiden, ob durch
die Implementierung zusätzliche Fehler (z.B. durch Quantisierungsfehler) verursacht
werden. Außerdem kann aus dem gleichen Matlab-Skript zwischen unterschiedlichen
Simulink-Modellen ausgewählt werden. Da die Simulation mit VHDL-Komponenten
erheblich länger dauert als ohne, kann somit das PLL-Verhalten in unter einer
Minute simuliert werden, um bei Erfolg die Simulation mit VHDL-Komponenten zu
wiederholen, die einige Minuten benötigt.
Es wurde der ’FixedStep’-Solver von Simulink © verwendet, da die komplette
PLL fast ausschließlich zeitdiskrete Komponenten enthält. Lediglich die Ausgangs-
Tiefpassfilter ( ” 7th Order Nyquist LP“) sind zeitkontinuierlich. Der ’FixedStep’-
Solver arbeitet mit einer zeitlich äquidistanten Diskretisierung. Um das analoge
Verhalten der Tiefpassfilter nachbilden zu können, kann die Diskretisierung auf ein
Vielfaches der PLL-Abtastperiode (120 MHz) gesetzt werden. Für das prinzipielle
Verhalten der PLL ist dies jedoch nicht notwendig.
87