Diplomarbeit - Eingebettete Systeme - Technische Universität ...

Empfehlungen

Info

Literaturverzeichnis Radio Frequency High-Speed Data Conversion Unit for Digital Control Systems, TU Darmstadt, Bachelorthesis, Oktober 2006 [SB05] Staszewski, R. B. ; Balsara, P. T.: Phase-Domain All-Digital Phase- Locked Loop. In: IEEE Transactions on Circuits and Systems 52 (2005), S. 159–163 [SSS05] Shu, Keliu ; Sànchez-Sinencio, Edgar: CMOS PLL Synthesizers: Analysis and Design. Boston, MA : Springer, 2005. – ISBN 0–387– 23669–4 [Ste97] Stensby, John L.: Phase-Locked Loops - Theory and Applications. Boca Raton, Fla : CRC Press, 1997. – ISBN 0–8493–9471–6 [Ste02] Stephens, Donald R.: Phase-Locked Loops for Wireless Communications. Dordrecht : Kluwer Academic Press, 2002. – ISBN 0–7923–8204–8 [Tay83] Taylor, Fred J.: Digital Filter Design Handbook. New York : Dekker, 1983. – ISBN 0–8247–1357–5 [TS02] Tietze, Ulrich ; Schenk, Christoph: Halbleiter - Schaltungstechnik 12.Auflage. Berlin : Springer, 2002. – ISBN 3–540–42849–6 [Unb00] Unbehauen, Heinz: Regelungstechnik II. Braunschweig/Wiesbaden : Vieweg, 2000. – ISBN 3–528–73348–9 [Unb05] Unbehauen, Heinz: Regelungstechnik I. Wiesbaden : Vieweg, 2005. – ISBN 3–528–21332–9 [Vol59] Volder, J. E.: The CORDIC Trigonometric Computing Technique. In: IRE Transactions on Electronic Computers (1959), S. 330–334 [Wal71] Walther, J. S.: A unified algorithm for elementary functions. In: Spring Joint Computer Conference, 1971, S. 379–385 [Win05] Windirsch, Peter. Skriptum der Vorlesung ” VLSI Entwurf für die digitale Echtzeit-Signalverarbeitung“; <strong>Technische</strong> <strong>Universität</strong> Darmstadt. 2005 104
7 Abkürzungen ADC Analog to Digital Converter (dt. Analog/Digital-Umsetzer) AGC Automatic Gain Control (dt. automatische Verstärkungsregelung) AM Amplitudenmodulation BPSK Binary Phase Shift Keying (dt. binäre Phasenumtastung) CBM Compressed Baryonic Matter CMOS Complementary Metal Oxide Semiconductor CORDIC Coordinate Rotation Digital Computer CPLD Complex Programmable Logic Device CR Collector Ring CSV Comma Saperated Values DAC Digital to Analog Converter (dt. Digital/Analog-Umsetzer) DDS Direct Digital Synthesis DSP Digitaler Signalprozessor ESR Experimentier-Speicherring FAB FIB Adapter Board FAIR Facility for Antiproton and Ion Research FFT Fast Fourier Transformation (dt. schnelle Fouriertransformation) FIB FPGA Interface Board FIFO First In First Out FIR Finite Impulse Response FLAIR Facility for low-energy Antiproton and Ion Research FPGA Field Programmable Gate Array 105
Seite 1:
Technische Universität Darmstadt I
Seite 5 und 6:
Zusammenfassung Die vorliegende Arb
Seite 7 und 8:
Inhaltsverzeichnis Zusammenfassung
Seite 9:
Inhaltsverzeichnis 5.3 Simulation d
Seite 13 und 14:
Abbildungsverzeichnis 1.1 Aufbau de
Seite 15 und 16:
Notation a(t) Hüllkurve AB AD an g
Seite 17 und 18:
h Harmonischenzahl H(s),H(z) Führu
Seite 19 und 20:
1 Hintergründe Ziel dieser Arbeit
Seite 21 und 22:
1.3 Prinzip eines Synchrotrons (p-L
Seite 23 und 24:
1.4 Regelungssysteme der Synchrotro
Seite 25 und 26:
1.5 Das DSP-System und Amplitudenin
Seite 27:
1.5 Das DSP-System wird. Durch eine
Seite 30 und 31:
2 Grundlagen der Phase-Locked Loop
Seite 32 und 33:
Seite 34 und 35:
Seite 36 und 37:
Seite 38 und 39:
Seite 40 und 41:
Seite 42 und 43:
Seite 44 und 45:
Seite 46 und 47:
Seite 48 und 49:
Seite 50 und 51:
Seite 52 und 53:
Seite 54 und 55:
Seite 56 und 57:
Seite 58 und 59:
Seite 60 und 61:
Seite 62 und 63:
Seite 64 und 65:
Seite 66 und 67:
Seite 69 und 70:
3 Realisierungskonzepte Bei der GSI
Seite 71 und 72: 3.1 Beschreibung der zur Verfügung
Seite 73 und 74: 3.2 Realisierungskonzept eines Offs
Seite 75 und 76: 3.3 Realisierungskonzept eines Offs
Seite 77 und 78: 4 Implementierung 4.1 Entwurfsablau
Seite 79 und 80: 4.3 Zahlendarstellung 4.3 Zahlendar
Seite 81 und 82: 4.5 Implementierung der Interpolati
Seite 83 und 84: 4.5 Implementierung der Interpolati
Seite 85 und 86: 4.5.3 Entwurf der Interpolationsfil
Seite 87 und 88: 4.6 Implementierung des analytische
Seite 89 und 90: 4.6 Implementierung des analytische
Seite 91 und 92: |H(e jω )| [dB] 20 10 0 −10 −2
Seite 93 und 94: 4.8 Implementierung der PLL-Kompone
Seite 95 und 96: 4.8 Implementierung der PLL-Kompone
Seite 97 und 98: |F LP (e jω )| [dB] 10 0 −10 −
Seite 99: 4.9 Ressourcenbedarf und Verzögeru
Seite 102 und 103: 5 Simulation Name des Simulink-Mode
Seite 104 und 105: 5 Simulation 5.2 Verifikation des z
Seite 106 und 107: 5 Simulation ∆φ(t) [°] ∆φ(t)
Seite 108 und 109: 5 Simulation Das Simulink-Modell en
Seite 110 und 111: 5 Simulation Parameter Symbol Wert
Seite 113 und 114: 6 Ergebnisse 6.1 Messergebnisse Nac
Seite 115 und 116: Abbildung 6.2: Messaufbau zur Besti
Seite 117: ∆φ [°] 4 2 0 −2 −4 0 0.2 0.
Seite 120 und 121: Literaturverzeichnis [Gar05] Gardne
Seite 124 und 125: 7 Abkürzungen FSF Frequency Sampli
Alle anzeigen

Diplomarbeit - Eingebettete Systeme - Technische Universität ...

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?