Diplomarbeit - Eingebettete Systeme - Technische Universität ...

3 Realisierungskonzepte
signale umgesetzt. Somit sind dem FPGA alle Phaseninformationen in Form von
Rechtecksignalen zugänglich.
3.1.3 Das ADC/DAC-FIB Adapter Board
Das ADC/DAC-FAB dient ebenfalls zur Erweiterung des FIB, welches dies um zwei
Analog/Digital- und zwei Digital/Analog-Umsetzer ergänzt [San06]. Die Platine ist
in Abbildung 3.3 dargestellt. Die A/D-Wandler (ADC) vom Typ LTC2254 haben
eine Auflösung von 14 Bit und erlauben Abtastraten von bis zu 105 MSPS. Die D/A
Wandler (DAC) AD9744 haben ebenfalls eine Auflösung von 14 Bit und können
mit bis zu 210 MSPS verwendet werden. Es erreicht SFDR-Werte von typisch 55
dBc im DAC-Kanal und ein Signal-Rausch-Verhältnis (SNR) von typisch 55 dB im
ADC-Kanal. Mit diesen Werten ist die Leiterplatte ebenfalls für die direkte Verarbeitung
der Offset-LO Signale geeignet. Allerdings muss dafür die DDS-Komponente
im FPGA realisiert werden. Der Vorteil daran ist, dass die Phaseninformation im
FPGA vorhanden ist und nicht erst detektiert werden muss. Die Eingangskanäle
liefern quantisierte sinusförmige Signale, was eine präzise Phasendetektion ermöglicht.
Abbildung 3.3: ADC/DAC FIB Adapter Board
Zur Verbindung der ADC und DAC über einen 16 Bit Datenbus wird der MaxII ©
CPLD EPM1270T144 von Altera © verwendet. In diesem sind das Busprotokoll sowie
einige Register zur Steuerung weiterer Funktionen implementiert. Dieses CPLD ist
von der Architektur dem Cyclone © FPGA sehr ähnlich. Er verfügt über 1270 Logikelemente,
die vom Aufbau identisch zu den Cyclone © Logikelementen sind. Mit dem
54