Diplomarbeit - Eingebettete Systeme - Technische Universität ...

2 Grundlagen der Phase-Locked Loop
Abbildung 2.1: Aufbau einer PLL
Das Ausgangssignal eines idealen Phasendetektors liefert die Differenz der Argumente
beider Sinus-Funktionen
mit
∆ϕ(t) = ( ωi
u∆ϕ(t) = Kd∆ϕ(t) (2.4)
Ni
− ωo
)t +
No
φi
−
Ni
φo
No
. (2.5)
Man erhält zunächst einen zum Frequenzfehler proportionalen Anteil, der linear
mit der Zeit ansteigt, sowie einen konstanten Phasenfehler. Kd entspricht der Phasendetektorverstärkung
mit Einheit [V/rad] und variiert je nach verwendetem Phasendetektortyp.
Dieses Fehlersignal gelangt auf einen Regler F (s) (im PLL-Kontext
auch Schleifenfilter genannt), der die Abstimmspannung und damit die Ausgangsfrequenz
des VCO bestimmt. Das Ausgangssignal eines idealen VCO berechnet sich
zu
uo(t) = ûo sin((ωc + K0uV CO)t + φo) , (2.6)
wobei ωc der Mittenfrequenz (engl. center frequency) des VCO entspricht, wenn keine
VCO-Spannung anliegt, K0 entspricht der Oszillatorverstärkung mit der Einheit
[rad/s/V]. Wählt man den noch nicht näher definierten Regler F (s) so, dass die Pha-
sendifferenz ∆ϕ zu Null geregelt wird, verschwinden Frequenz- und Phasendifferenz
). Die Ausgangsfrequenz ergibt sich nun aus
( ωo
No
ωi φo
= ; Ni No
= φi
Ni
ωo = No
Ni
ωi . (2.7)
Somit kann ein Ausgangssignal erzeugt werden, dessen Frequenz in einem rationalen
Verhältnis zur Eingangsfrequenz und in einem festen Phasenbezug zum Eingangssignal
steht.
12