Diplomarbeit - Eingebettete Systeme - Technische Universität ...

Empfehlungen

Info

4 Implementierung Analog erfolgt die Entwicklung der ZF-Filter. In Abbildung 4.8 sind die Anforderungen an beide Filter der beiden Stufen angegeben. Beide Filter benötigen jeweils einen Durchlassbereich bei 21,4 MHz. In beiden Filtern kann wieder das FSF- Kammfilter mit D = 6 verwendet werden. In der ersten Stufe muss das IIR-Filter einen Pol bei 120° aufweisen, was mit C3(z) aus Tabelle 4.1 realisiert wird. Bei der zweiten Stufe wird ein Pol bei 60° benötigt. Dies ist mit C6(z) möglich. Um das Sperrverhalten zu verbessern, wurden ebenfalls je drei Filter in Serie betrieben. Da die beiden Filter eine Verstärkung von jeweils 43,63 (32,8 dB) aufweisen, wurde das Eingangswort bei diesen um 6 Bit verschoben. Die Frequenzgänge der beiden Filter sind in den Abbildungen 4.10(b) und 4.10(c) dargestellt. Die implementierte Struktur ist in Abbildung 4.9 wiedergegeben. 4.6 Implementierung des analytischen Filters Die Grundlagen des analytischen Filters wurden bereits in Abschnitt 2.7.3 beschrieben. Die Implementierung besteht aus zwei Unterkomponenten, dem Hilbert-Filter zur Erzeugung des Imaginärteils sowie einer Verzögerungs-Komponente, die den Realteil um die Laufzeit des Hilbert-Filters verzögert. Die Laufzeit des Hilbert-Filters beträgt (N −1)/2 Takte. Bei einer ungeraden Koeffizientenanzahl ergibt sich somit eine ganzzahlige Anzahl an Verzögerungstakten, die einfach durch Register kompensiert werden kann. Zusätzlich können damit Verzögerungen, die durch Pipeline-Register im Hilbert-Filter entstehen, kompensiert werden. Das Hilbert-Filter wurde mit der Methode der kleinsten Fehlerquadrate, der Matlab © Filter Design Toolbox (firls()-Funktion), berechnet. Diese Funktion kann mit dem Parameter ’hilbert’ direkt ein Hilbert-Filter erzeugen. Zur Berechnung des Filters müssen Vektoren mit Frequenz- und Amplitudenstützpunkten übergeben werden. Mit einem weiteren Vektor kann eine Gewichtung der Frequenzbereiche erfolgen. Als Frequenzbereichsvorgabe wurde ein symmetrischer Frequenzbereich von 0, 005fs bis 0, 995fs gewählt (fs = 120 MHz). Die Symmetrie führt zu einer Impulsantwort, bei der alle geraden Koeffizienten mit einer Null besetzt sind. Mit einer Amplitudenvorgabe von 0,84 wurde dafür gesorgt, dass die maximale Verstärkung auch an Stellen maximaler Welligkeit immer kleiner als 0 dB ist. Die Filterlänge wurde fest auf N = 11 gesetzt, da ein Filter dieser Größe auf dem verwendeten FPGA neben den anderen Komponenten noch realisierbar ist. Multiplikationen müssen natürlich nur für Multiplikanden ungleich Null durchgeführt werden. Davon gibt es für N=11 genau 6. Durch die Punktsymmetrie (h(n)=h(-n)) können nochmals die Hälfte aller Multiplikationen eingespart werden, indem die Ergebnisse mehrfach verwendet werden. Die Architektur des so optimierten Filters ist in Abbildung 4.11 zu sehen. 68
4.6 Implementierung des analytischen Filters (a) Spektrum nach erster Abtastratenerhöhung (b) Spektrum nach zweiter Abtastratenerhöhung Abbildung 4.8: Spektren der zweistufigen Interpolation des ZF-Signals (a) Abtastratenerhöhung HF-Signal (b) Abtastratenerhöhung ZF-Signal Abbildung 4.9: Struktur der implementierten Abtastratenerhöhung 69
Seite 1:
Technische Universität Darmstadt I
Seite 5 und 6:
Zusammenfassung Die vorliegende Arb
Seite 7 und 8:
Inhaltsverzeichnis Zusammenfassung
Seite 9:
Inhaltsverzeichnis 5.3 Simulation d
Seite 13 und 14:
Abbildungsverzeichnis 1.1 Aufbau de
Seite 15 und 16:
Notation a(t) Hüllkurve AB AD an g
Seite 17 und 18:
h Harmonischenzahl H(s),H(z) Führu
Seite 19 und 20:
1 Hintergründe Ziel dieser Arbeit
Seite 21 und 22:
1.3 Prinzip eines Synchrotrons (p-L
Seite 23 und 24:
1.4 Regelungssysteme der Synchrotro
Seite 25 und 26:
1.5 Das DSP-System und Amplitudenin
Seite 27:
1.5 Das DSP-System wird. Durch eine
Seite 30 und 31:
2 Grundlagen der Phase-Locked Loop
Seite 32 und 33:
Seite 34 und 35:
Seite 36 und 37: 2 Grundlagen der Phase-Locked Loop
Seite 69 und 70: 3 Realisierungskonzepte Bei der GSI
Seite 71 und 72: 3.1 Beschreibung der zur Verfügung
Seite 73 und 74: 3.2 Realisierungskonzept eines Offs
Seite 75 und 76: 3.3 Realisierungskonzept eines Offs
Seite 77 und 78: 4 Implementierung 4.1 Entwurfsablau
Seite 79 und 80: 4.3 Zahlendarstellung 4.3 Zahlendar
Seite 81 und 82: 4.5 Implementierung der Interpolati
Seite 83 und 84: 4.5 Implementierung der Interpolati
Seite 85: 4.5.3 Entwurf der Interpolationsfil
Seite 89 und 90: 4.6 Implementierung des analytische
Seite 91 und 92: |H(e jω )| [dB] 20 10 0 −10 −2
Seite 93 und 94: 4.8 Implementierung der PLL-Kompone
Seite 95 und 96: 4.8 Implementierung der PLL-Kompone
Seite 97 und 98: |F LP (e jω )| [dB] 10 0 −10 −
Seite 99: 4.9 Ressourcenbedarf und Verzögeru
Seite 102 und 103: 5 Simulation Name des Simulink-Mode
Seite 104 und 105: 5 Simulation 5.2 Verifikation des z
Seite 106 und 107: 5 Simulation ∆φ(t) [°] ∆φ(t)
Seite 108 und 109: 5 Simulation Das Simulink-Modell en
Seite 110 und 111: 5 Simulation Parameter Symbol Wert
Seite 113 und 114: 6 Ergebnisse 6.1 Messergebnisse Nac
Seite 115 und 116: Abbildung 6.2: Messaufbau zur Besti
Seite 117: ∆φ [°] 4 2 0 −2 −4 0 0.2 0.
Seite 120 und 121: Literaturverzeichnis [Gar05] Gardne
Seite 122 und 123: Literaturverzeichnis Radio Frequenc
Seite 124 und 125: 7 Abkürzungen FSF Frequency Sampli
Alle anzeigen

Diplomarbeit - Eingebettete Systeme - Technische Universität ...

Erfolgreiche ePaper selbst erstellen

Template löschen?

Als Template speichern?