Diplomarbeit - Eingebettete Systeme - Technische Universität ...

5 Simulation
Das Simulink-Modell enthält einige Subsysteme, die hier aus Platzgründen nicht
dargestellt werden können. Sie werden daher im folgenden in ihrer Funktion beschrieben.
Die Blöcke ” RF Synth“ und ” IF Synth“ sind Subsysteme, die die Eingangssignale
der PLL mit DDS-Generatoren aus der PLL-Bibliothek erzeugen. Frequenz und
Phase können hierbei über ” Step“-Generatoren gesteuert werden, um Phasen- und
Frequenzsprünge als Testsignal zu erzeugen. Sie erzeugen komplexe Signale, die über
die Komponenten ” Complex to Real“ in reelle Signale konvertiert werden. Das nachfolgende
Subsystem ” Down/Upsampling“ simuliert die Unterabtastung der ADCs von
30 MHz und die darauf folgende Abtastratenerhöhung (siehe Kapitel 4.5). Die Abbildungen
5.5 und 5.6 zeigen die Simulationsergebnisse für ein HF-Signal von 1 MHz
sowie für das ZF-Signal mit 21,4 MHz. Es wurde eine FFT der Ein- und Ausgangssignale
mit je 2 15 Punkten berechnet, die zuvor mit einer Hamming-Fensterfunktion
gewichtet wurden. Das HF-Signal wird besser interpoliert, als es die FFT auflösen
kann. Beim ZF-Signal ist die Unterdrückung der Spiegelfrequenzen besser als 65 dB.
Darauf folgt ein Subsystem ” SSB-Mixer“, der zwei analytische Filter (Kapitel 4.6)
sowie einen komplexen Mulitplizierer (Kapitel 4.7) zur Erzeugung des Offset-Signals
enthält. Das analytische Filter ist im idealen Fall durch den Matlab-Block ” FDA-
Tool“ realisiert, das mit der gleichen Impulsantwort wie das verwendete Hilbert-
Filter konfiguriert wurde. Im darauf folgenden Subsystem ” Phase/Amplitude Detector“
ist der Phasendetektor enthalten, der im Falle der idealen Komponente mit dem
Simulink-Block ” Complex to Angle“ realisiert wird und ansonsten die Cordic-VHDL-
Komponente enthält (Kapitel 4.8.1). Der Block ” Phase Difference“ wurde aus der
PLL-Bibliothek verwendet. Im Subsystem ” Phase-Unwrap“ befindet sich die gleichnamige
Komponente aus der PLL-Bibliothek für den idealen Fall, ansonsten die entsprechende
VHDL-Implementierung (Kapitel 4.8.5). Das Gleiche gilt für den darauf
folgenden Tiefpass ” LP Filter“ und ” PI Controller“ (Kapitel 4.8.4 und 4.8.3), die im
idealen Fall durch ihre zeitdiskrete Übertragungsfunktion modelliert sind. Im Subsystem
” DDS“ befindet sich im idealen Fall ein DDS-Generator aus der PLL-Bibliothek,
der nach außen geführt ist, um eine exakte Phasenmessung durchführen zu können.
Ansonsten befindet sich noch das Modell der VHDL-Implementierung in diesem Subsystem.
Die Phase der DDS wird auf den ” Phase Difference“ Block zurückgeführt
um den Regelkreis zu schliessen. Die Blöcke ” To Workspace“ dienen zur weiteren
Verarbeitung der Signale in Matlab © .
Die Parameter der PLL wurden größtenteils mit Hilfe der Formeln aus Kapitel
2 berechnet. Lediglich die Grenzfrequenz des Tiefpassfilters zur Unterdrückung der
hochfrequenten Phasenfehler wurde durch die Simulation ermittelt. Dabei musste
zwischen Störunterdrückung und Beeinflussung der PLL-Übertragungsfunktion abgewägt
werden. Eine Grenzfrequenz von etwa 945 kHz lieferte einen guten Kompromiss.
Tabelle 5.3 fasst alle PLL-Parameter zusammen. Im oberen Teil der Tabelle sind
die vorgegebenen Parameter wiedergegeben, im unteren Teil finden sich die daraus
resultierenden Eigenschaften wieder.
90