Diplomarbeit - Eingebettete Systeme - Technische Universität ...
Diplomarbeit - Eingebettete Systeme - Technische Universität ...
Diplomarbeit - Eingebettete Systeme - Technische Universität ...
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
3 Realisierungskonzepte<br />
Im Folgenden werden die wichtigsten Eigenschaften des verwendeten Altera ©<br />
Cyclone © FPGA aufgelistet [Alt07]:<br />
• 5980 Logikzellen (logic elements, LE), jedes LE besteht aus einer LUT mit 4<br />
Eingängen, einem Register für D-, T-, JK-, oder SR-Flip-Flops, sowie spezielle<br />
Carry-In/Out Leitungen für schnelle Addierer<br />
• Speed Grade 8 unterstützt max. 275 MHz (interner Takt auf clock tree)<br />
• 92160 Bit eingebetteter SRAM (11,520 kByte)<br />
• 185 User-I/O Pins<br />
• 2 PLL-Bausteine<br />
– statische No/Ni-Frequenzteiler mit Ni = 1 bis 32 und No = 2 bis 32<br />
– Jede PLL hat 2 Ausgänge zum internen clock tree und einen Ausgang zu<br />
einem dedizierten Pin<br />
– Jeder Ausgang kann unabhängig in Frequenz und Phasenlage programmiert<br />
werden (zur Synthesezeit)<br />
– Eingangsfrequenz: 15 bis 387 MHz, Ausgangsfrequenz: 15 bis 275 MHz<br />
Abbildung 3.1: FPGA Interface Board<br />
Das FIB kann durch eine zusätzliche ” Huckepack-Platine“ erweitert werden (FIB<br />
Adapter Board, FAB), zwei dieser Platinen werden in den folgenden Unterkapiteln<br />
vorgestellt.<br />
52