Diplomarbeit - Eingebettete Systeme - Technische Universität ...

2 Grundlagen der Phase-Locked Loop
ϕDDS(n) = 2π
2 M ((nF T W + P T W ) mod 2M ) . (2.51)
Aus diesem Phasensignal wird direkt mit einer Cosinus-/Sinus Look-Up-Table
(LUT) ein In-Phase- und ein (optionales) Quadratur-Phase 3 Signal erzeugt:
xi(n) = cos( 2π
(nF T W + P T W )) (2.52)
2M xq(n) = sin( 2π
(nF T W + P T W )) (2.53)
2M Dies entspricht der diskreten Wertefolge einer abgetasteten Zeitfunktion xi(t) zum
Zeitpunkt t = nTs
xi(t = nTs) = cos( 2π
2M 1
F T W t +
Ts � �� �
2π
P T W ) . (2.54)
2M � �� �
=ωDDS
φDDS
Die Ausgangsfrequenz eines DDS lautet somit mit fs = 1/Ts
und die Anfangsphase
fDDS =
φDDS =
Die Frequenzauflösung beträgt somit
F T W
2 M fs (2.55)
P T W
2π . (2.56)
2M ∆fDDS = fs
. (2.57)
2M Man sieht, dass für eine feine Frequenzauflösung eine hohe FTW-Wortbreite
nötig ist. Bei kommerziellen DDS-Halbleitern beträgt diese bis zu 48 Bit [Ana06].
Da der Speicherbedarf einer LUT mit 2 M steigt (mit jedem Bit Frequenzauflösung
verdoppelt sich die LUT-Größe), werden üblicherweise nur die höherwertigen
Bit des Phasenakkumulators für die LUT ausgewertet. Dieses Abschneiden der
Phase (im Englischen als phase truncation bezeichnet) führt zu einer ungewollten,
sägezahnförmigen Phasenmodulation, welche sich in Form von Nebenlinien im
Spektrum (engl. spurious lines) bemerkbar machen. Dieses Thema wurde zuerst in
[Meh83] untersucht, und später in [NS87] weiter präzisiert. Außerdem sind in [NS87]
Abschätzungen zur maximalen Leistung der Nebenlinien in Bezug auf die Leistung
3 In-Phase entspricht dem Cosinus-Ausgang, Quadratur-Phase dem Sinus-Ausgang
26