Diplomarbeit - Eingebettete Systeme - Technische Universität ...

4 Implementierung
4.8.2 Direct Digital Synthesizer
Die Grundlagen der direkten digitalen Synthese wurden bereits in Abschnitt 2.4.2
erläutert. Die Implementierung des Synthesizers ist in Abbildung 4.14 dargestellt und
repräsentiert die Realisierung des Aufbaus von Abbildung 2.6 auf Seite 25. Die wesentlichen
Unterschiede sollen im Folgenden erläutert werden. Das Register des Phasenakkumulators
wurde verschoben, um es als Pipelineregister zu verwenden. Ebenso
ist ein weiteres Pipelineregister für die Addition des Phasenoffsets hinzugekommen.
Die Wortbreiten der Frequenz-, Phasen- und Amplitudenauflösung sind per VHDLgeneric
frei konfigurierbar und sind in der Abbildung entsprechend abgekürzt. N entspricht
der Frequenzauflösung (generic ftw_width), M der Phasenauflösung (generic
phase_width) und P der Amplitudenauflösung (generic amplitude_width).
Abbildung 4.14: Blockschaltbild der implementierten DDS
Ausnutzung der Symmetrie der Sinusfunktion
Es wurde nur die Sinus-Tabelle implementiert, da für die PLL nur ein Kanal erforderlich
ist. Für die Speicherung der Sinus-LUT lassen sich die Symmetrien der Sinus-
Funktion ausnutzen. Negative Argumente (Quadranten III und IV) können durch die
Punksymmetrie
sin(−x) = − sin(x) (4.12)
aus Werten der positiven Quadranten I und II ermittelt werden. Weiterhin gilt die
Symmetrie
sin(π/2 + x) = sin(π/2 − x) . (4.13)
D.h. Werte des zweiten Quadranten können durch Anpassung des Argumentes aus
Werten des ersten Quadranten ermittelt werden. Somit reicht es aus, lediglich den
ersten Quadranten in der LUT zu speichern.
Das Phasenwort phase wird im Zweierkomplement nach Formel (4.1) entsprechend
mit π multipliziert dargestellt. Somit ergibt sich ein Wertebereich der Phase von
�
ϕ = phase · π ∈ −π...π − π
2 (M−1)
�
. (4.14)
74