Diplomarbeit - Eingebettete Systeme - Technische Universität ...

2 Grundlagen der Phase-Locked Loop
Ein- zu Ausgangs-Frequenzverhältnis durch Anpassen des Teilers No gewählt werden
kann. Für PLLs mit Rechteck-Phasendetektoren sind Frequenzteiler sehr einfach
durch binäre Teiler implementierbar. Für sinusförmige Eingangssignale ist dies nur
durch unverhältnismäßig hohem Aufwand erreichbar (siehe z.B. [Kro03]). Bei digitalen
PLLs mit sinusförmigen Eingangssignalen lässt sich unter gewissen Umständen
der Bereich der maximal detektierbaren Phase (ϕdet,max) relativ einfach durch Phase-
Unwrapping erweitern.
Das Ausgangssignal eines diskreten 4 Quadranten-Arcustangens Phasendetektors
für ein sinusförmiges Eingangssignal mit Kreisfrequenz ω und Anfangsphase ϕ0 lautet
ϕ(n) = (ωTsn + ϕ0) mod 2π = (2πf/fsn + ϕ0) mod 2π . (2.115)
Es entsteht nach jeder Periode ein ungewünschter Phasensprung von 2π nach 0
(bzw. von π nach −π). Dieser Phasensprung kann detektiert werden, um anschließend
die Phase entsprechend zu korrigieren. Um die Höhe eines Sprungs zu ermitteln, wird
zunächst die Differenzphase zweier aufeinanderfolgender Abtastwerte ermittelt
∆ϕ(n) = ϕ(n) − ϕ(n − 1) = 2πf/fs . (2.116)
Da die maximal darstellbare Signalfrequenz in einem abgetasteten System auf die
Nyquistfrequenz fmax = fs/2 begrenzt ist, ergibt sich eine maximale Phasenabweichung
zwischen zwei Abtastwerten von
∆ϕmax = 2π fmax
fs
= π . (2.117)
Ein Überlauf des Phasendetektors liefert hingegen immer Werte |∆ϕ| > π. Dieses
Merkmal kann ausgenutzt werden, um den Zeitpunkt des Phasenüberlaufs zu detektieren
und anschließend 2π hinzuzuaddieren. Das gleiche gilt für Phasensignale mit
negativer Steigung, die aus einer negativen Differenzfrequenz entstanden sind. Hier
kommt es zu einem Phasensprung von 0 auf 2π und es müssen folglich 2π abgezogen
werden. Abbildung 2.19 zeigt das Blockschaltbild einer Anordnung, die den Arbeitsbereich
eines Phasendetektors nach dieser Methode erweitert.
48