flotox - Bibliothèque Ecole Centrale Lyon - École Centrale de Lyon

- 285 -En écriture la commande de3ème état est à 0v,le buffer de sortie est enétat haute impédance et neperturbe pas les donnéesd'entrée. En lecture, la commandede 3ème état est à VCC etle buffer qui est alorsactif, peut transmettre lesdonnées de sortie.111.2.3 Décodeur lignesL'organisation du circuit en 64 x 4 nécessitele décodage d'une ligne parmi 64.Le décodeur est réalisé à l'aide de 64 portesNAND, chaque porte possédantcinq entrées. Le schémad'une de ces portes est donné à lafigure 3-12.Les trois inverseurs permettentl'accès de lasortie de la porte à la ligne demot, ils permettentd'adapter les temps de montée et dedescente de la tensionsur la ligne de mot.Nous avons vu que le temps dedescente pouvait être aussi bref que possible, mais parcontre il est préférablel'ordre de 5Ons afin d'avoir unelignes de bits entre deux lecturesde montée est respecté dans led'avoir un temps de montée deavec le choix des éléments qui a été fait.précharge suffisante desconsécutives. Ce tempsdécodeur lignes proposéNous noterons enfin que le premier inverseur desortie de la porte NAND n'est pasmais à la commande C.S. (sélection depuce est déssélectée, C.S. est auque soit l'état deest à "0,', ce qui imposede mots et donc aucune cellulerelié directement à VCCpuce). Lorsque laniveau "0" donc quell'entrée de cet inverseur, sa sortieégalement un "0" sur les lignesmémoire n'est sélectée,quelle que soit la configuration des adresses.Lorsque la puce est sélectée, C.S. est à VCC,l'inverseur transmet normalement l'étatde la sortie dela porte et permet la sélection éventuellede cellules.d'une rangée