Eine Methode zur formalen Modellierung von ...

5.4 Das erweiterte System mit Speicherverwaltung 115
Prozesse: Bisher war zur Beschreibung einer Berechnung ausschlielich eine Folge von
Instruktionen ausreichend. Diese abstrakte Darstellung eines Programms ist nun zu
erweitern. Jedem Schritt wird eine Adresse zugeordnet, die den Speicherzugri charakterisiert.
Zusatzlich ist zu berucksichtigen, da ein Proze in den neuen Zustand
waiting ubergeht, sobald ein Seitenfehler auftritt.
Prozessor: Speicherzugrie erfolgen in Verbindung mit der Ausfuhrung von Berechnungsschritten
und werden somit durch den Prozessor ausgefuhrt. Die Informationen fur
die Berechnung der physikalischen Adressen stehen mit dem prozelokalen Speicherverwalter
zur Verfugung. Analog zur Vorgehensweise bei der Zuteilung des Prozessors
werden wir einen prozelokalen Speicherverwalter an den Prozessor weitergeben,
wenn dem Proze der Prozessor zugewiesen wird.
Fur die hier zu erstellenden Modellierungen konnen somit die Komponenten des Systems
aus Abschnitt 4.5, die ausschlielich fur die Durchfuhrung der Prozessorverwaltung zustandig
sind, also die Queue, der Dispatcher und der Timer, unverandert ubernommen werden.
Im folgenden passen wir die Modellierungen von Proze und Prozessor an und erweitern
sie und spezizieren die Komponenten prozelokale und globaler Speicherverwalter neu.
5.4 Das erweiterte System mit Speicherverwaltung
Mit der in Abschnitt 5.3 vorgegebenen Aufgabenstellung und den ersten Erlauterungen
zur Modellierung ergibt sich ein verteiltes Focus-System MemManag mit n Prozessen und
den Komponenten der Prozessorverwaltung, das um den globalen und n lokale Speicherverwalter
sowie Arbeits- und Hintergrundspeicher erganzt wird. Analog zur Modellierung
der Zuteilung des Prozessors wird ein lokaler Speicherverwalter SV Pi an den Prozessor
gebunden, sobald Proze und Prozessor gekoppelt sind. Das System durchlauft, bezogen
auf Proze Pi, die in Abbildung 5.4.1 gezeigten zwei Phasen: der assoziierte lokale Speicherverwalter
ist entweder an den Proze oder an den Prozessor gebunden. Zur Steigerung
der Ubersichtlichkeit verzichten wir auf die graphische Darstellung der Komponenten, die
die Verwaltung des Prozessors gewahrleisten, und zeigen den strukturellen Aufbau nur fur
einen reprasentativen Proze Pi. Im modellierten System sind n Prozesse enthalten.
Ausgehend von diesem SSD erstellen wir nun, analog zu allen bisherigen Spezikation, die
in Abbildung 5.4.2 gezeigte Andl-Spezikation. Wir werden bei der Spezikation dieses
Netzes auf solche Kanale und Komponenten verzichten, die in Kapitel 4 modelliert wurden
und unverandert in die Erweiterung des Systems ubernommen werden konnen.
Analog zu allen bisher erstellten Andl-Spezikationen wird die initiale Vernetzung des
Systems MemManag angegeben. Wir gehen davon aus, da initial alle Prozesse Pi mit ihrem
privaten Speicherverwalter SV Pi verbunden sind und der Prozessor keinem der Prozesse
zugeteilt ist. Die SV Pi sind mit dem globalen Speicherverwalter durch jeweils einen Kanal
mit Schreib- und einen mit Lesezugri verbunden. Die Nachrichtentypen fur die neu