Eine Methode zur formalen Modellierung von ...

86 Prozessorverwaltung
zeigen die uber den einen Kanal eintreenden Strome. Mit p i fur i 2 f1 : : : 5g wird der
aktuelle Wert des internen Speichers der Queue angezeigt. Die markierten Zeitabschnitte
zeigen den Kanal, der im aktuellen Zeitintervall zuerst behandelt wird.
Mit dem Start eines Systemablaufs wird die uber Kanal ToQ1 eintreende Nachricht zuerst
und alle weiteren Nachrichten gema der numerischen Reihenfolge abgespeichert, zunachst
die Nachricht von Kanal ToQ2 gefolgt von der Nachricht auf Kanal ToD3 und abschlieend
die Nachricht von Kanal ToQ4. Es ergibt sich der gezeigte Wert von p 1 . Der interne Reihenfolgeparameter
wird auf "
2\ gesetzt. Im zweiten Zeitintervall wird die uber Kanal ToQ2
eintreende Nachricht zuerst und die von Kanal ToQ1 abschlieend abgespeichert. Nach
diesem Prinzip wird im dritten Zeitintervall Kanal ToQ3 zuerst betrachtet. Das weitere
Vorgehen kann anhand der graphischen Darstellung nachvollzogen werden.
4.6 Zentrales Dispatching von m Prozessoren
Bisher haben wir Systeme modelliert, in denen fur die Ausfuhrung der Prozesse genau
ein Prozessor zur Verfugung steht. In diesem Abschnitt und in Abschnitt 4.7 spezizieren
wir Systeme, in denen mehrere Prozessoren verwaltet werden. Da die prinzipielle Vorgehensweise
bei der Spezikationsentwicklung anhand der bisher gezeigten Modellierungen
bereits bekannt ist, werden wir direkt auf ein System mit m < n Prozessoren eingehen.
Im zunachst entwickelten System gehen wir davon aus, da die Prozessoren von einem
zentralen Dispatcher verwaltet werden. Damit lautet die allgemeine Aufgabenstellung:
Fur ein Multiprozessorsystem mit einem zentralen Dispatcher werden die Zuteilung
und Freigabe des Betriebsmittels "
Prozessor\ fur n Prozesse modelliert.
Ausgehend von dieser Aufgabenstellung und den vorher modellierten Einprozessorsystemen
betrachten wir den in Abschnitt 4.5.1 entwickelten Systemaufbau und die dort spezizierten
Komponenten. Gema der von uns allgemein gewahlten Vorgehensweise nehmen wir nur
Veranderungen an Spezikationen von solchen Komponenten vor, deren Verhalten direkt
von der neuen Aufgabenstellung betroen ist.
Prozessoren: Im System sind nun m Prozessoren enthalten, die jeweils von einem Proze
genutzt werden konnen. Jeder Prozessor fuhrt die Berechnung des Prozesses aus,
dem er aktuell zugeteilt ist, und leitet Suspendierungs- und Terminierungsmeldungen
weiter. Die Prozessoren sind unabhangig voneinander. Die Modellierung aller
Prozessoren wird aus Abschnitt 4.3.4 ubernommen, wobei sicherzustellen ist, da
alle Kanalbezeichner eindeutig gewahlt sind.
Prozesse: Im System sind n Prozesse enthalten, deren Spezikation aus Abschnitt 4.3.3
erweitert wird. Jeder Proze kann mit jedem Prozessor gekoppelt werden.
Timer: Fur jeden Prozessor ist jeweils ein Timer zustandig, der den Ablauf der Zeitscheibe
mit. Fur das System sind m Timer zu modellieren. Sie sind mit dem Dispatcher