Eine Methode zur formalen Modellierung von ...

4.6 Zentrales Dispatching von m Prozessoren 87
verbunden und werden jeweils mit rrq gestartet. Die Spezikation des Timers aus
Abschnitt 4.3.6 wird mit den Anpassungen an die Bezeichner wiederverwendet.
Queue: Die Queue ist dafur zustandig, die Prozessoranforderungen der Prozesse entgegenzunehmen.
Sie ist direkt mit dem Dispatcher verbunden und reagiert nur auf
Nachrichten des Dispatchers bzw. der Prozesse. Die in Abschnitt 4.5.3 erstellte Modellierung
der Queue kann vollstandig wiederverwendet werden.
Dispatcher: Der Dispatcher ist fur die Verwaltung der Prozessoren zustandig und koppelt
Prozesse mit freien Prozessoren. Er ist
zeitweise mit jedem anfordernden Proze Pi durch eine Kanalverbindung, die
er schreibend nutzen darf, und
mit allen Prozessoren PZj mit j 2 f1 : : : mg jeweils durch eine Kanalverbindung,
die er schreibend, und eine, die er lesend nutzt,
verbunden. Die Zuteilung von Prozessoren und Prozessen erfolgt durch die Erzeugung
entsprechender Kanalverbindungen. Die Spezikation des Dispatchers wird an die
m > 1 Prozessoren angepat.
Im folgenden zeigen wir, wie die Spezikationen der Prozesse und des Dispatchers aus den
Abschnitten 4.3.3 und 4.5.3 erweitert werden.
4.6.1 Ein System fur zentrales Dispatching
Zu dem Systemaufbau aus Abschnitt 4.5.1 nehmen wir nun m ; 1 weitere Prozessoren
PZ2 bis PZm und die entsprechenden Timer T 2 bis Tm hinzu. In den bisher gezeigten
Spezikationen benennen wir PZ in PZ1 und T in T 1 um. n Prozesse konkurrieren um die
m Prozessoren, die vom Dispatcher verwaltet werden. Fur jeden Prozessor ist ein Zeitgeber
zustandig. Alle Timer sind mit dem Dispatcher verbunden.
Zur Steigerung der Ubersichtlichkeit verzichten wir in Abbildung 4.6.1 darauf, alle n Prozesse,
m Prozessoren und m Timer darzustellen. Die Prozesse werden durch einen Kasten
" Prozesse\, die Prozessoren und Timer jeweils durch den Kasten " Prozessoren\ bzw. " Timer\
dargestellt, in denen jeweils exemplarisch ein Proze Pi, ein Prozessor PZj und ein
Timer Tj gezeigt wird. Die Prozesse bilden mit ihren Ein- und Ausgabekanalen In i bzw.
Out i die Schnittstelle zur Umgebung. Entsprechend zu den bisher gezeigten Modellierungen
koppelt der Dispatcher bei Bedarf einen ausgewahlten Proze mit dem zugeordneten
Prozessor. Hierfur erhalt er zeitweise das Schreibrecht an einer Kanalverbindung DtoPi
zum ausgewahlten Proze Pi. Jeder Proze kann im Verlauf der Durchfuhrung seiner Berechnung
mit jedem der Prozessoren verbunden sein. Abbildung 4.6.1 zeigt beispielhaft die
Phase, in der Proze Pi an Prozessor PZj gebunden ist. Initial ist kein Proze an einen
Prozessor gebunden.