Entwicklung einer Nanotechnologie-Plattform für die ... - JuSER

7 Die Mehrlagen-Architektur
Werden Crossbar-Arrays übereinander gestapelt, so erhöht sich die Integrationsdichte.
Einzelne Speicherzellen benötigen in Mehrlagen-Architekturen lediglich eine
Minimalfläche von 4/n · F 2 , wobei n die Anzahl der übereinander liegenden Zellen und
F die kleinstmögliche Strukturauflösung darstellen. Dieser bedeutende Vorteil motiviert
unter anderem das in diesem Kapitel vorgestellte Konzept.
Es wird im Folgenden zunächst die Erweiterung der Crossbar-Herstellung für die
Realisierung von Mehrlagen-Crossbar-Arrays beschrieben. Anschließend wird ein 3-D-
Speicherkonzept vorgestellt, welches auf Ag-dotiertem MSQ basiert.
7.1 Herstellung von Multilagen-Crossbars
Wächst die laterale Dimension von Crossbar-Arrays, sodass große Array-Flächen und
damit sehr lange Elektrodenleitungen entstehen, resultieren hohe Leitungswiderstände.
Diese können zum einen die Detektion der Speicherzustände einzelner Speicherzellen
an den Kreuzungspunkten der Arrays erschweren. Zum anderen würde der
Spannungsabfall über die Leiterbahn zum Teil zu groß sein, um Zellen im Array-
Zentrum schreiben zu können. Dadurch wird die Möglichkeit lateraler Dimensionen der
Arrays limitiert [79].
Um den Vorteil der hohen Integrationsdichte von Crossbar-Arrays dennoch zu
bewahren, können Multilagen-Konzepte entworfen werden, bei denen mehrere Arrays
in einem vertikalen Stapel übereinander liegen [132, 133]. Darin ist vor allem die
Planarisierung jeder einzelnen Metallisierungslage mittels Spin-On Gläsern für die
Realisierung mehrerer Schichtstapel von großem Vorteil.
Eine hergestellte Mehrlagen-Crossbar-Architketur ist in Abbildung 7.1 dargestellt.
Darin zeigt Abbildung 7.1 a) eine defektfreie 3 x 16 x 16 bit Array-Architektur mit
Linienweiten von 200 nm. Die Elektroden bestanden aus 30 nm hohen Pt-Leiterbahnen.
Deutlich sind die vier Metalllagen zu erkennen, zwischen denen sich Spin-On Glas
(MSQ) befindet (Abbildung 7.1 b). Jede einzelne Metalllage besteht aufgrund des
Planarisierungsschrittes aus ebenen Leiterbahnen, welche keine Artefakte aufweisen,
die aus einem unebenen Substrat resultieren könnten (vgl. Kapitel 5.5). Die Herstellung
der Elektroden wurde, wie in Kapitel 5.1 beschrieben, unter Verwendung der
Nanoimprint-Lithographie durchgeführt.
Die technologische Herausforderung des Mehrlagen-Konzepts lag im Wesentlichen in
111