Entwicklung einer Nanotechnologie-Plattform für die ... - JuSER
Entwicklung einer Nanotechnologie-Plattform für die ... - JuSER
Entwicklung einer Nanotechnologie-Plattform für die ... - JuSER
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
2 Die <strong>Entwicklung</strong> der Speichertechnologie<br />
CMOS der Schlüsselbegriff der letzten Jahrzehnte im Bereich Speichertechnologie. Die<br />
Technologie der Complementary Metal Oxide Semiconductors begann im Jahr 1945<br />
mit der Realisierung des ersten Transistors durch <strong>die</strong> Wissenschaftler William<br />
Shockley, John Bardeen und Walter Brattain [1]. Schnell wurden nachfolgende Modelle<br />
entwickelt, sodass im Jahr 1971 der erste integrierte Schaltkreis (IC) mit 2300<br />
Transistoren von der Firma Intel kommerziell und in Serie gefertigt wurde. Der Boom<br />
der Halbleiterindustrie begann und mit ihm <strong>die</strong> Verfolgung der Gesetzmäßigkeiten von<br />
Gordon Earl Moore.<br />
2.1 Die Halbleitertechnologie<br />
Gordon E. Moore formulierte 1965 <strong>die</strong> erste Fassung des Mooreschen Gesetzes,<br />
welches eine jährliche Verdopplung der Komplexität integrierter Schaltkreise<br />
beschrieb [2]. Die Komplexität definierte er als Anzahl der Schaltkreiskomponenten pro<br />
Computerchip. 1975 korrigierte Moore seine erste Aussage und sprach auf dem<br />
„International Electron Device Meeting“ von <strong>einer</strong> zweijährlichen Verdopplung der<br />
Komplexität [3]. Nach heutiger Vorstellung wird das Mooresche Gesetz ausgelegt als<br />
achtzehnmonatige Verdopplung der Anzahl an Transistoren pro Chip und gilt eher als<br />
eine Faustregel als ein wissenschaftliches Naturgesetz.<br />
Die Jahrzehnte währende Verdichtung der Speicherintegration brachte vor allem eine<br />
stetig wachsende Komplexität der Herstellungsprozesse von Computerchips mit sich. Es<br />
wurden Technologien entwickelt und jährlich verbessert, sodass heutzutage<br />
Strukturgrößen von bis zu 45 nm erreicht werden, womit integrierte Schaltkreise mit<br />
<strong>einer</strong> Anzahl von <strong>einer</strong> Milliarde Transistoren kommerziell gefertigt werden können [4].<br />
Die Herstellungsprozesse derartig hochintegrierter Bauelemente finden in absolut<br />
partikelfreier Umgebung, in Reinräumen statt. Es wird eine Vielzahl an Prozessschritten<br />
benötigt, um aus <strong>einer</strong> Siliziumscheibe (Wafer) einen Prozessor oder einen Speicher zu<br />
generieren. Dabei werden hauptsächlich Strukturierungs-, Übertragungs- und<br />
Abscheideverfahren eingesetzt. Die laterale Auflösung der zu realisierenden<br />
Transistoren wird dabei maßgeblich von der Güte des verwendeten Lithographie-<br />
Prozesses bestimmt [5]. Die Weiterentwicklung der Lithographieverfahren ist somit <strong>die</strong><br />
Schlüsselaufgabe der Halbleiterindustrie, um <strong>die</strong> Gesetzmäßigkeit von Gordon E.<br />
Moore einzuhalten.<br />
11