Aufrufe
vor 3 Jahren

Entwicklung einer Nanotechnologie-Plattform für die ... - JuSER

Entwicklung einer Nanotechnologie-Plattform für die ... - JuSER

3 RESISTIVES SCHALTEN

3 RESISTIVES SCHALTEN einzelne Zelle, sondern stets über das gesamte Array ab. Dies kann zum einen zu unerwünschten Schalteffekten an benachbarten Zellen führen. Zum anderen sind beim Lesen des Zustandes einer Einzelzelle die Widerstände des gesamten Arrays zu berücksichtigen. Die Lösung bietet, neben der Verwendung spezifischer Spannungsschemata, die Integration von Dioden in die Array-Konzepte [79]. Dioden verringern durch deren Nichtlinearität das Auftreten parasitärer Pfade [93]. Für unipolar schaltende Materialien wurden bereits Konzepte für die Integration von oxidbasierten Dioden gezeigt (siehe z. B. [92]). Die Dioden werden dazu in Serie zu den Speicherzellen, also technologisch oberhalb oder unterhalb der Speicherzelle, angeordnet. Für bipolare Materialien ist es zwingend notwendig Zener-Dioden zu verwenden, da hier sowohl die positive als auch die negative Spannungsrichtung für den Schaltvorgang zur Verfügung stehen muss. Die Anforderungen an die Herstellungstechnologie zur Verwirklichung von Nano- Crossbar-Arrays, wie sie z.B. in Referenz [80] gezeigt sind, liegen weniger in der Realisierung kleinster Strukturen im Nanometerbereich, sondern eher in der Präzision des Alignments. Die Schwierigkeit liegt hier nicht unbedingt bei rein crossbar-basierten Architekturen, da das Alignment orthogonaler Linien zueinander durchaus höhere Toleranzen zulässt, sondern eher in der Herstellung von Crossbar-Speichern auf einer CMOS-Peripherie, welche der Ansteuerung der einzelnen Crossbar-Speicherzellen dient. Große Kontakt-Plugs, welche von der unterhalb liegenden CMOS-Schaltung nach oben geführt werden, müssen an die Nanometer-Elektroden der Arrays angekoppelt werden. Eine Lösung des Problems ist in Referenz [94] mit dem so genannten CMOL- Konzept beschrieben. Hier werden Crossbar-Speicher und CMOS-Schaltung um einen bestimmten Winkel zueinander gedreht, sodass die Alignment-Toleranzen erheblich gesteigert werden können. Dieses Konzept stellt neben den 1T1R-Modellen und den rein passiven Crossbar-Arrays eine dritte, kombinatorische Speicherarchitektur dar. Der größte Vorteil der Crossbar-Architektur liegt in dessen Potential als defekttolerantes System eingesetzt zu werden. Defekttolerante Systeme rücken derzeit in den Fokus wissenschaftlicher Aktivitäten, da sich mit zunehmender Miniaturisierung von Bauelementen eine Erhöhung der Defektrate pro Chip voraussichtlich nicht vermeiden lassen wird. 1998 stellten Wissenschaftler um R. S. Williams den Teramac vor [95]. Diese Rechnerarchitektur beruht auf dem Prinzip defekttoleranter Parallel- Anordnungen und wurde zu der Zeit erstmals mit herkömmlich siliziumbasierten FPGA’s (Field Progammable Gate Array) verwirklicht. Der Teramac revolutioniert die konventionelle von Neumann-Architektur, indem durch neuartige Prinzipien mittels redundanter Routenführung, defektbehaftete Systemkomponenten umgangen werden. Als Basis eines derartigen defekttoleranten Rechners beschrieben die Wissenschaftler einen crossbar-basierten Aufbau. Mit der Vorstellung des Teramac begannen somit 31

3 RESISTIVES SCHALTEN nicht nur in den Laboratorien von Hewlett Packard die Arbeiten zur Integration resistiver Elemente in Crossbar-Architekturen. RRAM ist anhand einer Vielzahl von Indizien eine viel versprechende Alternative für zukünftige Speicherkonzepte, unabhängig davon, ob eine passiv oder aktiv basierte Architektur zur Grundlage gelegt wird. Die Performance der resisitiv schaltenden Materialien überzeugt dabei mit Schaltzeiten von 10 ns, Schreib- und Lesezyklen von bis zu 10 12 oder einer Zustandsstabilität von 10 Jahren [96 - 98, 75], wodurch RRAM in der wissenschaftlichen und anwendungsorientierten Forschung großes Interesse geweckt hat. 32